3. 逆变器功率级硬件与C2000接口

功率级硬件与C2000之间的接口，决定了数字控制器能否真正“驱动”和“感知”功率电路。这一层接口通常由五条链路组成：PWM输出链路、驱动电路、电流/电压采样调理链路、ADC基准与保护比较器、以及独立的硬件保护链路。理解这五条链路的信号方向、电平范围、时序约束和失效后果，是后续编写控制代码和调试样机的基础。

PWM输出与死区设置

C2000的ePWM模块输出的是3.3V逻辑电平，而半桥上下管的驱动芯片通常需要5V或15V的输入逻辑，因此PWM信号一般先经过电平转换或直接送入带兼容输入的驱动芯片。以单相全桥或三相全桥为例，每对上下管由同一ePWM模块的EPWMxA/EPWMxB两路输出控制，两路之间必须插入死区，防止上下管直通。

死区时间由DB子模块的DBRED和DBFED寄存器设定，单位为TBCLK周期。假设系统时钟SYSCLKOUT=100MHz，TBCLK由HSPCLKDIV和CLKDIV分频得到，若HSPCLKDIV=2、CLKDIV=1，则TBCLK=50MHz，一个计数周期为20ns。若IGBT驱动与开关的总关断延迟约为1.2μs，取1.5倍裕量，则死区时间设为1.8μs，对应DBRED=DBFED=90。死区过小会导致直通炸管，过大则会明显畸变输出电压、降低有效占空比，因此需要在样机上用示波器同时观察上下管栅极波形，确认死区期间两管均处于关断状态。

此外，PWM输出还需考虑最小脉宽限制。当调制波接近峰值时，占空比可能接近0%或100%，若脉宽小于驱动芯片的最小可识别脉宽，输出会丢失。工程上常在比较值计算中加入最小脉宽钳位，例如限制CMPA不小于5个TBCLK周期。

IGBT/MOSFET驱动电路

驱动电路的核心任务是把PWM逻辑信号转换为具有足够驱动电流、正确电平摆幅和隔离能力的栅极信号。对于低压MOSFET半桥，常用自举式栅极驱动IC，如IR2110类器件，其高端通道依靠自举电容供电。自举电容容量需根据栅极电荷Qg和允许的电压跌落计算：Cboot ≥ Qg/ΔV。若Qg=60nC，允许跌落0.5V，则Cboot≥120nF，实际取220nF并并联小容量陶瓷电容。

对于光伏逆变器中常见的IGBT模块，驱动电路通常包含隔离电源、光耦或数字隔离器、以及带退饱和检测的驱动核。栅极电阻Rg决定开关速度和开关损耗：Rg增大，di/dt和dv/dt减小，EMI改善，但开关损耗增加。以1200V/50A IGBT为例，开通Rg常取10～22Ω，关断Rg可略小以加快关断。驱动电路还应具备欠压锁定、软关断和故障反馈功能，故障时通过FLT引脚拉低，直接送入C2000的TZ引脚。

电流电压采样调理

逆变器需要采样至少三类信号：直流母线电压、输出交流电流、以及电网电压或输出电压。电流采样常用霍尔电流传感器或分流器加隔离放大器。以霍尔传感器为例，其输出为围绕基准的电压信号，例如±20A对应0～5V，零点为2.5V。该信号不能直接送入C2000的ADC，因为ADC输入范围为0～3.3V，因此需要调理电路将其缩放并偏置到安全范围。

典型调理链路为：传感器输出→分压或同相放大→偏置网络→RC低通滤波→钳位二极管→ADC引脚。假设传感器输出0～5V，目标ADC输入0.3～3.0V，则可用运放构成比例缩放，增益取0.6，偏置取0.3V。RC滤波截止频率应高于电流环带宽但低于开关频率，例如开关频率20kHz，电流环带宽2kHz，则滤波截止频率可取10kHz，对应R=1kΩ、C=15nF。钳位二极管将输入限制在0～3.3V之间，防止过压损坏ADC。

直流母线电压采样通常采用高阻分压网络，将数百伏母线降至几伏，再经隔离放大器送入ADC。分压电阻的耐压和爬电距离必须满足安规要求，且分压比需与ADC基准配合计算。例如母线400V，分压比100:1，则ADC端为4V，超出3.3V范围，因此实际分压比应取150:1，得到2.67V，留出过压裕量。

ADC基准与保护比较器

C2000的ADC基准可以选择内部基准或外部基准。内部基准精度通常为±1%左右，温漂较大；外部基准如REF5030可提供0.05%初始精度和较低温漂。对于电流环控制，采样精度直接影响控制精度，因此建议使用外部基准。ADC基准电压决定了满量程对应的数字量，例如12位ADC、基准3.0V时，1LSB=0.732mV。若电流调理链路增益为100mV/A，则电流分辨率为7.32mA。

保护比较器用于实现快速过流保护。C2000的CMPSS模块内置比较器、DAC基准和数字滤波器，可将采样信号与设定阈值比较，输出直接送入ePWM的TZ或X-BAR。以过流保护为例，若额定电流10A，保护阈值设为15A，调理链路输出为1.5V，则CMPSS的DAC阈值设为1.5V对应的数字量。比较器输出经数字滤波后可触发TZ，在一个PWM周期内封锁输出，响应时间远快于软件中断。

硬件保护链路设计

硬件保护链路应独立于软件，形成从故障检测到PWM封锁的快速通路。典型链路为：过流比较器→TZ引脚→ePWM强制输出高阻或低电平→驱动芯片封锁→功率管关断。同时，故障信号应锁存并反馈给C2000，由软件记录故障类型并执行停机流程。

保护链路还需考虑故障复位策略。若故障消失后自动恢复，可能造成反复重启；因此通常采用锁存故障，需软件明确清除后才能重新使能PWM。此外，硬件保护阈值应低于功率器件和驱动电路的绝对最大额定值，并留有一定裕量。例如IGBT额定电流50A，保护阈值可设为35A，驱动退饱和保护阈值设为8V。

接口设计中的关键约束

上述五条链路并非独立，而是相互约束。PWM死区设置必须与驱动电路的传输延迟匹配；采样调理的带宽必须与电流环带宽和ADC采样时刻配合；保护比较器阈值必须低于驱动退饱和阈值和器件额定值；硬件保护链路必须在软件故障处理之前动作。工程上建议在样机首次上电时，先不接功率管，用示波器逐级验证PWM、驱动、采样和保护信号，确认各点电平和时序正确后，再逐步接入母线电压和负载。

接口设计的最终检验标准是：在额定工况下，采样值线性度满足控制精度要求；在过流或短路故障下，硬件保护能在功率管安全区之内封锁PWM；在死区时间内，上下管栅极电压均低于阈值电压。只有这三条同时成立，功率级与C2000的接口才算真正可用。