4. 非制冷红外探测器概述
电气匹配这事儿，说白了就是让探测器和读出电路（ROIC）能“好好说话”。探测器输出的是微弱的电流信号，ROIC要把它变成电压，还得保证整个链路的信噪比不崩掉。我早年做过一个项目，偏置电压没调好，整片焦平面输出全是条纹噪声，折腾了两周才发现是偏置纹波在作怪。
咱们分三个核心点来聊：偏置电压怎么给、电流怎么转电压、动态范围怎么对齐。
4.1 偏置电压设计：探测器的“工作点”
非制冷探测器（比如氧化钒或非晶硅）需要一个稳定的偏置电压，才能工作在合适的电阻-温度曲线上。偏置电压的精度和噪声，直接决定了探测器的响应率和噪声等效温差（NETD）。
核心原则：偏置电压的纹波噪声必须低于探测器自身噪声的1/10。对于典型的17μm像元，偏置噪声通常要求<10μVrms。
我个人习惯把偏置设计分成三步走：
- 确定偏置点：根据探测器的I-V曲线，选择线性区中点。氧化钒探测器通常偏置在1.0V~2.5V之间。
- 低噪声生成：用基准源+低通滤波器产生。别直接用LDO输出，那玩意儿高频噪声大。
- 片上缓冲：每个像元列或行需要独立的缓冲器，避免偏置电压被拉偏。
我曾经踩过的坑：有一版设计为了省功耗，把偏置缓冲器共用到了全阵列。结果大信号输入时，偏置电压被拉低了0.3mV，整幅图像出现了列方向的固定图案噪声。后来改成每列独立缓冲，问题才解决。
偏置电压的典型架构对比：
| 架构类型 | 噪声水平 | 功耗 | 面积 | 适用场景 |
|---|---|---|---|---|
| 全局单缓冲 | 中等 | 低 | 小 | 小面阵（≤80×80） |
| 列级缓冲 | 低 | 中 | 中 | 中面阵（160×120~640×480） |
| 像元级缓冲 | 极低 | 高 | 大 | 高端/低噪声应用 |
4.2 电流电压转换：从pA到mV的跨越
探测器输出的电流信号有多弱？典型值在1pA~100pA之间。ROIC需要把这个电流转换成电压，同时还要抑制噪声。常用的结构是电容反馈跨阻放大器（CTIA）。
CTIA的工作原理很简单：
- 积分电容Cint收集探测器电流I_det
- 积分时间T_int内，输出电压V_out = I_det × T_int / Cint
- 积分结束，复位开关闭合，电容放电
这里有个关键参数——转换增益。增益越高，信号电压越大，但噪声也会被放大。我一般这样选型：
我的经验法则：转换增益选在10~50μV/e-之间。太低则后续ADC量化噪声占主导，太高则积分电容太小（<10fF），工艺偏差会严重影响一致性。
CTIA设计中的几个关键点：
- 积分电容：常用MIM电容，容值范围10fF~500fF。温度系数要小，我习惯用<50ppm/°C的。
- 复位开关：用NMOS或传输门，漏电流必须小于探测器暗电流的1/10。对于氧化钒探测器，暗电流约1pA，复位漏电要控制在0.1pA以下。
- 运放设计：开环增益>80dB，单位增益带宽>10MHz，输入噪声<5μVrms。
// CTIA输出电压计算示例
// 假设：I_det = 10pA, T_int = 50μs, Cint = 100fF
V_out = (10e-12 * 50e-6) / 100e-15
= 5e-16 / 1e-13
= 5mV
// 如果Cint减小到20fF
V_out = 5e-16 / 20e-15 = 25mV
// 增益提高了5倍，但噪声也相应增加
4.3 动态范围匹配：别让信号“削顶”或“沉底”
动态范围匹配，就是让探测器的输出范围、CTIA的摆幅、ADC的输入范围三者对齐。你想想看，如果CTIA输出只能到1.5V，但ADC输入范围是0~3.3V，那有一半的量化精度就浪费了。
匹配流程我总结为四步：
- 确定探测器输出范围：从最低场景温度到最高场景温度，探测器电流变化范围是多少。
- 设定CTIA积分时间：让最大信号对应的输出电压不超过CTIA摆幅的90%。留10%余量给工艺偏差。
- 调整积分电容：如果积分时间受帧率限制，就调整Cint来匹配。
- 对齐ADC输入范围：通过电平移位或可编程增益放大器（PGA）把CTIA输出映射到ADC的满量程。
动态范围计算公式：
DR = 20 × log10(V_max / V_noise)
其中V_max是最大可输出信号，V_noise是总噪声（含探测器噪声+CTIA噪声+量化噪声）。
典型目标：DR > 60dB（对应10位有效位数）。
我遇到过最头疼的情况是高动态场景——比如同时存在-20°C的冷背景和200°C的热目标。这时候单积分时间根本不够用。解决方案有两种：
- 多积分模式：短积分时间看高温区，长积分时间看低温区，软件融合。
- 片上对数响应：在CTIA反馈回路里加入对数压缩电路，牺牲线性度换取动态范围。
注意：对数响应会引入非线性校正的麻烦。我做过一个项目用了对数CTIA，结果校正表需要3个维度（温度、增益、偏压），标定工作量翻了三倍。除非场景动态范围真的超过80dB，否则我建议优先用多积分模式。
4.4 整体电气匹配流程
下面这张图是我自己画的设计流程，每次做新项目都按这个走：
这个流程看起来是线性的，但实际上经常要来回迭代。比如你发现动态范围不够，可能得回头调整偏置电压或者积分电容。我一般会预留2~3轮迭代的时间。
4.5 几个实战中的避坑指南
- 偏置电压的电源抑制比（PSRR）：ROIC的数字部分开关噪声会通过电源耦合到偏置线上。我习惯在偏置线上加RC低通，截止频率设在1kHz以下。
- 积分电容的匹配：对于大面阵（比如1024×768），不同列的Cint容值偏差会导致列FPN。我要求Cint的失配<0.1%，必要时用修调（trimming）校正。
- 温度漂移：CTIA的运放失调电压会随温度变化。我一般在ROIC里集成片上温度传感器，做实时失调校正。
一个小技巧：在CTIA输出端加一个钳位二极管，防止积分电压超过运放共模输入范围。我有一版设计忘了加，结果高温测试时运放输出直接饱和了，图像全白。加上钳位后，问题再没出现过。
电气匹配做得好不好，最终看两个指标：NETD和动态范围。NETD做到50mK以下，动态范围超过60dB，基本就算及格了。如果偏置噪声控制得当，CTIA增益选得合理，这两个指标都能轻松达标。