2. 伺服驱动系统基础

伺服驱动系统是工业自动化与运动控制的核心执行单元，在双核架构DSP+FPGA的伺服驱动开发中，理解伺服电机与驱动器的底层原理是进行固件设计、算法移植和硬件调试的前提。本章从伺服电机的工作原理出发，剖析伺服驱动器的硬件组成与信号流向，详细阐述位置、速度、转矩三种控制模式的内在逻辑与切换机制，并建立一套可量化的性能指标体系，为后续章节中DSP与FPGA的功能划分提供物理层面的依据。

2.1 伺服电机工作原理与分类

伺服电机是执行机构，其核心任务是将电能转换为精确可控的机械运动。当前工业伺服系统绝大多数采用永磁同步电机（PMSM），其转子嵌入永磁体，定子绕组通入三相对称交流电产生旋转磁场，与转子磁场相互作用形成电磁转矩。与异步电机相比，PMSM具有功率密度高、动态响应快、控制精度高的显著优势，尤其适合高动态性能要求的场合。

从控制角度理解，PMSM的数学模型建立在dq旋转坐标系下，定子电流被分解为励磁分量id和转矩分量iq。由于转子为永磁体，通常采用id=0的矢量控制策略，此时电磁转矩与iq成正比，实现了转矩的线性化控制。这一特性是后续电流环PI调节器设计的基础，也是DSP中Park变换与Clarke变换的物理意义所在。

2.1.1 伺服电机选型关键参数

2.2 伺服驱动器硬件组成与信号流向

伺服驱动器是连接上位控制器与电机的功率变换与控制单元。在双核架构下，驱动器内部功能被明确划分为DSP负责的算法域与FPGA负责的逻辑/接口域。典型硬件拓扑包括：控制电源模块、DSP+FPGA最小系统、功率驱动板（IPM模块）、电流采样电路（霍尔传感器或采样电阻）、编码器接口电路、数字I/O与通信接口（EtherCAT、CANopen、RS485）。

信号流向遵循"指令输入→位置/速度处理→电流环计算→SVPWM调制→功率放大→电机执行→编码器反馈→闭环修正"的完整链路。其中，FPGA承担编码器信号的硬件解码与滤波，将位置数据以并行总线形式提供给DSP；同时，FPGA内部生成互补PWM信号，经死区时间控制后驱动IPM模块的六个开关管。

2.2.1 功率驱动与保护电路

功率级采用智能功率模块（IPM），内部集成了IGBT或SiC MOSFET、栅极驱动电路以及过流、过温、欠压保护功能。IPM的故障输出信号（FO）需经光耦隔离后接入FPGA的紧急中断引脚，实现硬件级快速封锁PWM。同时，DSP通过SPI接口读取IPM的温度与状态寄存器，进行软件层面的降额保护。

// FPGA侧PWM封锁逻辑（Verilog伪代码）
always @(posedge clk_100MHz) begin
  if (fault_trigger) begin
    pwm_out <= 8'b00000000;  // 立即封锁六路PWM
    fault_flag <= 1'b1;
  end else begin
    pwm_out <= svpwm_duty;   // 正常输出SVPWM占空比
  end
end

2.3 三种控制模式：位置、速度与转矩

伺服驱动器的控制模式决定了系统最外环的反馈类型与指令形式。三种模式本质上是控制环路的嵌套组合：转矩模式仅包含电流内环；速度模式在电流环基础上增加速度环；位置模式则进一步叠加位置环。DSP通过参数配置寄存器选择当前工作模式，并可在运行中通过数字量输入或总线命令动态切换。

2.3.1 位置模式

位置模式适用于点位运动、轮廓插补等场景。指令来源可为上位机发送的脉冲串（脉冲+方向或双脉冲）或总线位置指令。位置环输出作为速度环的给定，速度环输出作为电流环的给定。位置环比例增益Kp决定跟随刚度，前馈系数Kff用于减小跟踪滞后。在DSP实现中，位置环通常以1kHz频率运行，速度环4kHz，电流环16kHz。

2.3.2 速度模式

速度模式用于恒速控制或作为位置环的内环。速度指令通常为±10V模拟量或总线数值。速度环采用PI调节器，积分分离与抗饱和（Anti-windup）是工程实现的关键。速度反馈由编码器差分计算获得，需经过低通滤波以抑制量化噪声。在FPGA中实现M/T测速法，兼顾低速精度与高速响应。

2.3.3 转矩模式

转矩模式直接控制电机输出转矩，适用于张力控制、压合等力控场景。转矩指令对应iq电流给定，电流环带宽决定转矩响应速度。该模式下必须设置速度限制值，防止负载突变导致飞车事故。转矩模式下，驱动器仅作为电流放大器，系统的稳定性完全依赖外部机械结构。

2.4 伺服系统性能指标体系

性能指标是衡量伺服系统优劣的量化标尺，也是调试过程中必须监控的关键参数。从工程实践角度，可将指标分为动态性能、稳态性能与鲁棒性三类。动态性能包括带宽、上升时间、超调量；稳态性能包括定位精度、速度波动、转矩纹波；鲁棒性指标包括抗负载扰动能力、参数摄动适应性。

2.4.1 频域指标与带宽

电流环带宽通常要求1~2kHz，速度环带宽200~500Hz，位置环带宽50~100Hz。带宽越高，系统响应越快，但对噪声越敏感。在DSP中通过扫频法测量闭环伯德图，利用FFT分析输入输出信号的幅值比与相位差。若速度环带宽不足，可增大PI调节器的比例增益，但需注意机械谐振频率，通常需配置陷波滤波器（Notch Filter）。

2.4.2 时域指标与阶跃响应

阶跃响应测试是评估系统动态性能的直观方法。典型指标包括：上升时间（从10%到90%）、调节时间（进入±5%误差带）、超调量（峰值与稳态值之差）。对于伺服系统，速度环阶跃响应超调量应小于5%，位置环应无超调。若出现超调，需降低速度环比例增益或增加微分前馈。

2.4.3 稳态精度与纹波

定位精度受编码器分辨率与位置环增益影响，典型值为±1个编码器计数。速度波动指标通常以稳态转速的均方根误差表示，高性能伺服要求速度波动小于0.01%。转矩纹波主要来源于齿槽效应与电流采样误差，可通过电流环PI参数优化与SVPWM死区补偿来抑制。

2.5 案例拆解：数控转台伺服系统调试

某数控机床转台采用双核架构伺服驱动器，配套17bit值编码器PMSM电机，要求定位精度±5角秒，最大转速300rpm，加速时间0.1s。调试过程中发现位置阶跃响应存在约15%超调，且稳态时存在0.02rpm的速度波动。

分析过程：首先通过FPGA捕获编码器数据，确认位置反馈无跳变；其次在DSP中记录速度环阶跃响应，发现速度环超调达12%，判断为速度环PI参数过强。进一步检查电流环带宽，通过注入正弦电流指令并读取实际电流响应，测得电流环带宽约1.2kHz，满足要求。

解决步骤：①将速度环比例增益从2.5降至1.8，积分时间常数从8ms调整至12ms；②在速度环输出增加一阶低通滤波，截止频率设为500Hz；③启用位置前馈，前馈系数设为0.85。修改后重新测试，位置超调降至2%，速度波动降至0.008rpm，定位精度达到±3角秒。

复盘要点：超调与快速性是一对矛盾，工程上优先保证无超调，再通过前馈提升响应速度。速度波动问题往往源于电流环噪声，而非速度环本身，需从采样同步与滤波角度解决。

2.6 常见误区与设计总结

• 误区一：认为编码器分辨率越高越好。实际上，分辨率过高会引入量化噪声，且对机械振动更敏感，需根据定位精度需求合理选择。
• 误区二：忽视电流采样延时。从ADC采样到PWM更新存在固有延时，若不在算法中补偿，将限制电流环带宽。
• 误区三：将位置环、速度环、电流环独立整定。三环参数相互影响，必须遵循先内后外、逐层校验的原则。
• 误区四：忽略FPGA与DSP之间的数据同步。双核通信若存在不确定延时，将导致控制周期抖动，影响系统稳定性。