4. 硬件在环技术概述

硬件在环（Hardware-in-the-Loop，HIL）是一种把真实控制器接入虚拟被控对象的实时仿真验证方法。在电力电子与并网变流器开发中，HIL 让真实的 PCS 控制板、DSP/FPGA 程序、采样与驱动接口保持在工作状态，而把功率主电路、电网、负载和故障场景用实时仿真模型替代。这样既保留了真实控制器的时序与接口特性，又避免了直接进行大功率并网试验带来的安全与成本风险。

4.1 HIL 的基本概念与系统组成

HIL 不是单纯的软件仿真，也不是简单的功率实验。它位于纯离线仿真与全功率物理试验之间，形成一条逐步逼近真实工况的验证链。一个典型的 PCS HIL 系统由四部分组成：

• 实时仿真器：运行电网、滤波器和功率变换器的数学模型，通常采用 CPU+FPGA 架构，保证微秒级步长与确定性计算。
• 被测控制器（DUT）：真实的 PCS 控制板，包含 DSP、FPGA、采样调理、PWM 输出和通信接口。
• 信号接口：完成仿真器与控制器之间的模拟量、数字量和通信量交互，包括 DAC/ADC、数字 I/O、光纤、CAN、Modbus 等。
• 上位机与测试软件：负责模型编译、工况配置、数据记录、自动化测试和结果分析。

四者通过硬接线和实时通信构成闭环。仿真器计算出的电网电压、并网电流、直流母线电压等信号，经模拟输出送给控制器；控制器运算后产生的 PWM 驱动、继电器命令和保护信号，再送回仿真器，影响下一仿真步的模型状态。

4.2 实时仿真原理

实时仿真的关键约束是“计算必须跟得上物理时间”。离线仿真可以花几小时算完 1 秒的波形，而 HIL 要求每个仿真步都在下一个步长到来之前完成。若步长为 10 μs，则模型求解、I/O 读写和通信必须在 10 μs 内闭环完成，否则会出现超时和波形失真。

为满足这一要求，实时仿真器通常采用以下策略：

1. 模型离散化：将电感、电容等连续状态方程离散为差分方程，用定步长求解器推进。
2. 任务分区：把电网模型、变换器模型和 I/O 任务分配到不同 CPU 核或 FPGA 逻辑中并行执行。
3. FPGA 加速：对 PWM 捕获、高频开关模型和快速保护逻辑，用 FPGA 实现纳秒级响应。
4. 确定性调度：使用实时操作系统，保证任务周期抖动远小于仿真步长。

下面是一段典型的实时仿真步长配置示例，用于说明步长、采样率和接口延迟之间的关系：

仿真步长 Ts = 10 us
PWM 载波频率 fsw = 10 kHz
控制中断频率 = 10 kHz
ADC 采样延迟 ≈ 2 us
DAC 输出更新延迟 ≈ 1 us
接口总延迟 ≈ 3~5 us
建议：接口延迟 < Ts/2，避免闭环相位滞后过大

4.3 信号接口与闭环连接

信号接口是 HIL 中最容易被低估的部分。控制器看到的世界完全由接口决定：如果 DAC 输出有偏置，控制器就会认为电网有直流分量；如果数字 I/O 抖动，保护逻辑可能误动。因此，接口设计要关注量程、精度、延迟、隔离和电平匹配。

4.4 在电力电子领域的优势与典型场景

相比纯离线仿真和全功率试验，HIL 在电力电子领域具有明显优势：

• 安全：可以在不接入真实电网和功率设备的情况下，测试短路、过压、孤岛和低电压穿越等危险工况。
• 可重复：同一故障场景可以精确复现，便于定位偶发问题和对比不同控制策略。
• 高效：控制算法迭代不需要等待功率柜装配，软件修改后可立即重新测试。
• 覆盖广：可模拟多种电网强度、谐波背景、不平衡度和频率偏差，扩展测试边界。
• 可观测：仿真器内部所有状态量均可录波，弥补现场测试测点有限的不足。

一个典型应用场景是 PCS 低电压穿越测试。上位机在仿真器中设置电网电压跌落深度、持续时间和恢复斜率，控制器通过 ADC 看到跌落后的电压，按预设策略调整电流指令。仿真器实时计算并网电流和直流母线波动，测试人员观察是否满足穿越要求、是否触发保护、恢复过程是否平滑。整个过程无需真实电网，却能反复验证控制参数和保护定值。

复盘时，应重点检查三类问题：接口延迟是否导致相位裕度下降；保护逻辑是否因数字抖动误动；仿真步长是否足以捕捉开关频率附近的动态。只有把实时性、接口精度和模型置信度同时控制好，HIL 才能真正成为 PCS 并网验证的可信环节。