1. 课程导入
各位硬件工程师朋友，大家好。我是你们这门课的老朋友。
咱们做电源设计，尤其是 Buck 电源，天天跟电压、电流、纹波打交道。但很多时候，我们只盯着电源芯片本身，觉得选对了芯片、算好了电感电容，就万事大吉了。结果板子一回来，纹波超标，或者负载一动态跳变，电压就掉得离谱。
问题出在哪？
我告诉你，很多时候不是电源芯片不行，而是你从芯片到负载的“路”没走好。这条路，就是咱们今天要聊的——PDN。
1.1 什么是 PDN？
PDN，全称 Power Delivery Network，中文叫“供电网络”。
说白了，它不是某一个器件，而是从电源源头（比如 Buck 转换器输出端）一直到负载（比如 CPU、FPGA、DDR 芯片的电源管脚）的整个电气通路。
PDN 包含的物理元素：
- PCB 走线（尤其是电源层和地层）
- 过孔（Via）
- 去耦电容（Bulk、陶瓷电容）
- 封装和芯片内部的 bonding wire / bump
- 连接器（如果有）
你可以把 PDN 想象成一个“水管系统”。Buck 芯片是水泵，负载是水龙头。PDN 就是中间那根水管。水管太细、弯头太多、或者中间有漏气，水龙头出来的水压就会不稳，流量也不够。
我的经验： 刚入行时，我总觉得只要原理图画对了，Layout 随便拉一拉就行。直到有一次，一个 3.3V 的 Buck 输出，在负载从 0A 跳变到 2A 时，电压跌到了 2.7V，导致 FPGA 配置失败。查了三天，最后发现是电源走线绕了太远，寄生电感太大。从那以后，我设计任何板子，第一件事就是规划 PDN。
1.2 PDN 在电源设计中的角色
PDN 不是配角，它是主角之一。它的角色可以总结为三个核心：
- 低阻抗传输：把电源芯片输出的干净能量，以最低的损耗和最小的压降，送到负载端。
- 瞬态响应支撑：当负载电流突然变化时（比如 CPU 从休眠到全速运行），PDN 上的去耦电容能瞬间提供或吸收电流，稳住电压。
- 噪声抑制：PDN 本身就是一个滤波器。设计得当的 PDN 可以抑制电源纹波和开关噪声，防止它们干扰敏感电路。
我举个例子。你想想看，Buck 芯片的开关频率是 500kHz，但负载（比如一个高速 ADC）需要的电流变化可能是纳秒级的。Buck 芯片的反馈环路再快，也跟不上这种速度。这时候，谁在扛？就是 PDN 上靠近负载的那些小电容。它们就是“能量缓冲池”。
避坑指南： 我曾经见过一个设计，工程师为了省钱，把负载端的 0402 电容全部换成了 0805。结果高频阻抗特性变差，导致 100MHz 以上的噪声耦合进了信号链。记住，PDN 上的每一个元件，包括电容的封装和摆放位置，都会影响最终性能。
1.3 为什么 BUCK 电源特别需要 PDN 设计？
这个问题问得好。线性电源（LDO）也需要 PDN，但为什么 Buck 更敏感？
原因有两点：
- 开关噪声：Buck 是开关电源，输出端天然带有开关频率的纹波和开关尖峰。如果 PDN 设计不好，这些噪声会直接辐射出去，或者通过电源平面耦合到其他电路。
- 动态响应要求高：Buck 电源通常给数字电路供电，比如 CPU、GPU、DDR。这些负载的电流变化极快、幅度极大。PDN 的阻抗如果不低，电压跌落（Vdroop）就会超标，导致系统死机或数据出错。
我给你们看一个典型的 PDN 阻抗曲线，你就明白了。
这张图是 PDN 设计的核心。横轴是频率，纵轴是阻抗。那条红线是目标阻抗（Ztarget），由负载的瞬态电流和允许的电压波动决定。蓝线是实际 PDN 的阻抗曲线。
你看，在低频段（DC 到几十 kHz），阻抗主要由电源芯片的输出电容和反馈环路决定。到了中频段（几百 kHz 到几 MHz），是 Bulk 电容在起作用。而到了高频段（几十 MHz 以上），就必须靠小容量的 MLCC 和电源/地平面的低感来压住阻抗。
如果蓝线在任何频率点超过了红线，就意味着 PDN 阻抗过高。结果就是：
- 负载瞬态时，电压跌落超过允许值。
- 电源纹波被放大。
- 可能引发 EMI 问题。
记住这个公式：
Z_target = (V_dd * V_ripple_allowance) / I_transient其中 V_dd 是供电电压，V_ripple_allowance 是允许的纹波/跌落比例（比如 3%），I_transient 是负载瞬态电流变化量。
举个例子：1.2V 供电，允许 3% 纹波，瞬态电流 2A，那么 Z_target = (1.2 * 0.03) / 2 = 18 mΩ。你的 PDN 在全频段阻抗都不能超过 18 毫欧。
1.4 PDN 设计的核心要素
搞清楚了为什么，咱们来看看怎么做。PDN 设计不是玄学，它有几个明确的抓手：
| 要素 | 作用 | 设计要点 |
|---|---|---|
| 电源/地平面 | 提供低感抗、低电阻的电流回路 | 尽量使用完整平面，避免分割；平面间距尽量小（薄介质） |
| 去耦电容网络 | 在不同频段提供低阻抗路径 | 多级电容搭配（Bulk + MLCC）；容值递减、数量递增；靠近负载摆放 |
| 过孔 | 连接不同层的电源/地 | 使用多个过孔并联降低感抗；避免长过孔 stub |
| PCB 走线 | 传输电流 | 走线宽度满足载流；关键路径避免绕行；使用覆铜代替走线 |
我的习惯： 每次画板子前，我都会先花 30 分钟做 PDN 规划。用 Excel 或者计算工具，先算出目标阻抗，再根据目标阻抗反推需要多少电容、什么容值、放在什么位置。这 30 分钟，往往能省下后面 3 天的调试时间。
1.5 本章小结
好了，咱们把第一课的内容捋一捋：
- PDN 是从电源到负载的完整供电通路，不是单一器件。
- 它的角色是低阻抗传输、瞬态支撑、噪声抑制。
- Buck 电源因为开关噪声和动态响应要求高，特别依赖 PDN 设计。
- PDN 设计的核心是让全频段阻抗低于目标阻抗。
嗯，这一章是基础，但也是最重要的。后面的所有章节，包括电容选型、Layout 技巧、仿真验证，都是围绕“如何实现低阻抗 PDN”这个目标展开的。