2. 噪声基础

好，咱们进入第二章。开关节点振铃，这玩意儿我估计做电源的兄弟都见过。示波器一挂上去，那个高频振荡就像心电图一样。很多人觉得这是“玄学”，其实不是。它背后有清晰的物理机制，也有办法算、有办法压。

我个人习惯，遇到振铃先别急着改Layout。先搞清楚：它是怎么来的？频率多少？能量有多大？这三件事搞明白，抑制方案自然就出来了。

2.1 MOSFET开关过程回顾

要理解振铃，得先看MOSFET是怎么开关的。我画个简化图，你跟着走一遍。

MOSFET开关，说白了就是给栅极电容充放电。开通时，Vgs从0往上爬，到阈值电压后管子开始导通。这时候有个关键阶段——米勒平台。Vds开始下降，Cgd被反向充电，栅极电流全被这个电容吃掉了，Vgs就卡在那不动。

嗯，这里要注意。米勒平台的长度直接决定了开关损耗。平台越长，开关越慢，损耗越大。但平台太短，开关太快，振铃就来了。这是个trade-off。

2.2 振铃产生机理

振铃怎么来的？我拆开给你看。

开关节点（SW）在Q1关断、Q2开通的瞬间，电压从Vin快速掉到GND（或者反过来）。这个电压变化率dV/dt非常高，可以达到几十V/ns。电流变化率dI/dt同样惊人。

这时候，寄生电感不高兴了。电感有个特性：电流变化越快，它产生的感应电压越大。公式就是V = L * dI/dt。这个感应电压叠加在开关节点上，和寄生电容（Coss、Cgd、PCB寄生电容）形成LC谐振回路。

说白了，就是寄生电感和寄生电容组成了一个RLC串联谐振电路。开关瞬间的阶跃激励，让这个电路开始自由振荡。

振铃的路径通常是这样的：

• 主回路：输入电容 → PCB走线 → MOSFET漏极 → 寄生电感Ld → 开关节点 → 寄生电容Coss → GND
• 辅助回路：栅极驱动回路中的寄生电感Lg和Cgd也会参与，但频率通常更高
• PCB寄生：过孔、走线拐角、平面间隙都会引入额外的寄生电感和电容

2.3 振铃频率计算

振铃频率怎么算？其实很简单。就是LC谐振频率公式：

f_ring = 1 / (2π * √(L_parasitic * C_parasitic))

其中：
L_parasitic = Ld + Ls + L_pcb（总寄生电感）
C_parasitic = Coss + C_parasitic_pcb（总寄生电容）

但实际计算时，有几个坑要注意：

1. Coss不是常数：MOSFET的输出电容Coss随Vds变化很大。低压时Coss大，高压时Coss小。振铃发生在Vds变化过程中，所以Coss是动态的。
2. 寄生电感难精确：PCB走线的寄生电感取决于走线长度、宽度、距参考平面的距离。经验值大约是每毫米1nH左右，但实际会有偏差。
3. 多谐振点：有时候你会看到两个不同频率的振铃叠加。低频那个通常是主功率回路，高频那个是栅极驱动回路。

举个例子。假设一个Buck电路，开关节点振铃频率实测150MHz。估算寄生电感：

假设Coss在振铃电压点约为200pF
f = 150MHz
L = 1 / ( (2πf)^2 * C )
L = 1 / ( (2 * 3.14 * 150e6)^2 * 200e-12 )
L ≈ 5.6 nH

这个5.6nH就是总的寄生电感。如果MOSFET的封装电感是3nH，那PCB走线贡献了2.6nH。嗯，这个值在合理范围内。

2.4 振铃能量评估

振铃不只是波形难看，它还会带来实实在在的问题。能量评估就是量化这些问题的严重程度。

振铃能量主要存储在寄生电感和寄生电容中：

E_ring = 0.5 * C_parasitic * V_ring^2

或者从电流角度看：
E_ring = 0.5 * L_parasitic * I_ring^2

但实际评估时，我更关注以下几个指标：

评估指标	计算公式	工程意义
振铃幅度V_ring	实测峰峰值	超过MOSFET耐压会导致击穿
振铃频率f_ring	实测或计算	决定EMI辐射频段
振铃衰减时间τ	实测包络线	影响开关损耗和EMI持续时间
振铃能量E_ring	0.5*C*V²	评估热损耗和EMI强度
dI/dt	实测或仿真	评估磁场辐射和串扰

我个人习惯，用示波器抓振铃波形后，先看幅度。如果V_ring超过MOSFET额定电压的80%，必须处理。再看频率。如果f_ring在30MHz-300MHz之间，这个频段是EMI辐射的高发区，需要重点关注。

振铃能量还有一个隐藏问题——它会在MOSFET内部耗散。每次开关，振铃能量都变成热量。虽然单次能量不大，但几百kHz的开关频率下，累积的热量不可忽视。我见过一个案例，振铃导致MOSFET温度比正常高了15°C，最后换了更大封装的管子才解决。