3. 大电流路径基础概念
电机驱动PCB设计的核心挑战之一，在于如何安全、高效地将数十安培甚至上百安培的电流从电源端输送至功率器件，再传递到电机绕组。与数字信号PCB不同，大电流路径的设计不能仅依赖“连通”这一逻辑目标，而必须量化评估导体的物理极限。本章将围绕五个相互关联的基础参数——电流密度、载流能力、温升、电阻与压降——展开系统讲解。这些参数并非孤立存在：电阻决定压降与损耗，损耗转化为热量，热量引起温升，温升反过来限制载流能力，而载流能力最终以电流密度的形式指导布线宽度与铜厚选择。理解这一因果链，是后续进行铺铜优化、过孔阵列设计、散热铜块选型的前提。
3.1 电阻与压降：一切计算的起点
3.1.1 核心原理：导体电阻的几何与材料决定论
PCB走线的电阻遵循经典公式 R = ρ × L / (W × t)，其中ρ为铜的电阻率（20°C时约1.72×10⁻⁸ Ω·m），L为走线长度，W为走线宽度，t为铜箔厚度。工程中更常用方阻（sheet resistance）概念：对于1oz铜（35μm厚），方阻约为0.5 mΩ/□，这意味着任意长宽比为1:1的方形铜块，其电阻恒为0.5 mΩ。这一特性使得工程师可以快速估算：一条宽2mm、长100mm的1oz铜走线，相当于50个串联方阻，总电阻约25 mΩ。在50A电流下，仅此一段走线就会产生1.25V压降和62.5W的损耗——这足以让PCB局部温度急剧上升。
3.1.2 判断方法：从目标压降反推走线尺寸
设计大电流路径时，通常先设定允许的最大压降（例如母线电压的1%~3%），再反推所需的截面积。操作流程如下：
- 确定电流与压降预算：例如48V系统允许1%压降即0.48V，负载电流60A，则路径总电阻需≤8 mΩ。
- 分解路径段：将路径拆分为PCB走线、过孔、连接器、MOSFET引脚等子段，分配各段压降预算。
- 计算所需截面积：A = ρ × L / R，代入铜电阻率与段长，得到最小截面积。
- 选择宽度与铜厚组合：例如截面积需求为2.1mm²，可选2oz铜（70μm）配30mm宽度，或4oz铜配15mm宽度。
| 铜厚规格 | 厚度(μm) | 方阻(mΩ/□) | 60A时推荐最小宽度(mm) | 对应压降(mV/100mm) |
|---|---|---|---|---|
| 1oz | 35 | 0.50 | ≥30（需辅助散热） | 85.7 |
| 2oz | 70 | 0.25 | ≥15 | 42.9 |
| 3oz | 105 | 0.17 | ≥10 | 28.6 |
| 4oz | 140 | 0.125 | ≥7.5 | 21.4 |
3.2 电流密度：载流能力的量化标尺
3.2.1 核心原理：电流密度的定义与行业经验值
电流密度J定义为通过导体单位截面积的电流，即 J = I / A，单位A/mm²。对于PCB铜导体，业界普遍采用IPC-2221标准中的经验曲线：外层走线在温升10°C时允许约10A/mm²，温升20°C时约15A/mm²；内层走线散热条件差，通常需降额50%。然而，这些经验值基于特定假设（如走线长度远大于宽度、环境温度25°C），实际设计中必须结合散热条件修正。例如，大面积铺铜连接功率管源极时，由于散热路径短且连接散热焊盘，电流密度可适当提高至20A/mm²；而细长走线连接栅极驱动信号时，电流密度几乎不是约束条件。
3.2.2 判断方法：电流密度校核流程
- 步骤1：计算走线截面积A = W × t（注意：若走线底部有散热过孔阵列，有效截面积可适当增加）。
- 步骤2：计算实际电流密度J_actual = I / A。
- 步骤3：查表或仿真确定允许电流密度J_max（考虑温升目标与环境温度）。
- 步骤4：若J_actual > J_max，则需加宽走线、增加铜厚或增加散热过孔。
3.3 温升：热阻网络与散热路径
3.3.1 核心原理：从损耗到温升的量化关系
导体温升ΔT由损耗功率P与热阻Rth决定：ΔT = P × Rth。其中P = I²R，而热阻Rth取决于热量从铜箔传导至环境空气的路径。该路径包含三个串联热阻：铜箔到PCB表面（极小）、PCB表面到环境空气（对流热阻，占主导）、以及若存在散热焊盘/过孔时的传导热阻。对于裸露在空气中的水平铜箔，自然对流热阻约为20~40°C/W·cm²；若覆盖阻焊层，热阻增加约30%；若走线位于内层，热阻可增加3~5倍。因此，同样截面积的走线，外层与内层的载流能力差异显著。
3.3.2 案例拆解：60A电机驱动功率走线温升设计
背景与约束：某48V/60A无刷直流电机驱动器，PCB尺寸120mm×100mm，环境温度最高55°C，要求铜箔温度不超过105°C（FR-4玻璃化转变温度附近）。功率走线从母线电容正极到MOSFET漏极，长度约40mm。
初始设计：采用2oz铜，走线宽度10mm，截面积0.7mm²。计算电阻R = 1.72×10⁻⁸ × 0.04 / (0.01×0.00007) ≈ 0.98 mΩ。60A时损耗P = 60² × 0.00098 ≈ 3.53W。若热阻Rth为15°C/W（考虑底部有散热过孔），温升ΔT = 3.53 × 15 ≈ 53°C，叠加环境温度55°C后铜温达108°C，已超出105°C限制。
分析判断：问题在于截面积不足导致损耗过大，且散热路径不够高效。需要同时降低电阻和热阻。
优化措施：
- 将走线宽度从10mm增至20mm，截面积增至1.4mm²，电阻降至0.49 mΩ，损耗降至1.76W。
- 在走线下方增加8个直径0.5mm的散热过孔阵列，连接至底层大面积铺铜，热阻从15°C/W降至8°C/W。
- 将走线表面阻焊层开窗，并增加锡条（厚度约0.1mm），等效增加截面积约30%，进一步降低电阻。
结果对比：优化后温升ΔT = 1.76 × 8 ≈ 14°C，铜温约69°C，远低于105°C限制，同时压降从58.8mV降至29.4mV，效率提升约0.06%。代价是PCB面积增加约10%，但换来了更高的可靠性余量。
复盘经验：大电流走线设计应优先考虑“降低损耗”而非单纯“增加散热”。因为损耗降低不仅减少温升，还直接提升系统效率。此外，散热过孔应尽量靠近功率器件引脚，缩短热量传导路径。
3.4 载流能力：综合评估与降额策略
3.4.1 核心原理：载流能力的多因素模型
载流能力并非单一固定值，而是温度、散热、材料、时间维度的函数。工程上常用IPC-2221公式：I = k × ΔT^0.44 × A^0.725，其中k为系数（外层走线k=0.048，内层k=0.024），ΔT为允许温升（°C），A为截面积（mil²）。该公式揭示了关键规律：载流能力与截面积呈0.725次方关系，意味着增加截面积带来的收益递减——截面积翻倍，载流能力仅提升约65%。因此，当电流需求超过单层铜箔能力时，更有效的手段是采用多层并联、铜块焊接或水冷方案。
3.4.2 判断方法：载流能力校核清单
| 校核项 | 评估要点 | 典型降额系数 |
|---|---|---|
| 持续电流 | 电机额定电流或最大连续运行电流 | 1.0（设计基准） |
| 峰值电流 | 启动/堵转/制动瞬态电流 | 0.3~0.5（时间加权） |
| 环境温度 | 最高工作环境温度 | 每升高10°C降额10% |
| 散热条件 | 风冷/自然对流/水冷/散热器 | 风冷可提升1.5~2倍 |
| 走线位置 | 外层/内层/底层 | 内层降额50% |
| 阻焊覆盖 | 是否开窗/镀锡 | 开窗+镀锡提升20% |
3.5 常见误区与设计复盘
3.5.1 误区一：只关注走线宽度，忽略铜厚
许多工程师习惯用“1A/1mm”的粗略规则（1oz铜），但该规则仅适用于温升10°C的温和条件。当电流超过30A时，单纯增加宽度会导致走线占用大量PCB面积，而增加铜厚（从1oz增至2oz或4oz）往往更节省空间。例如，60A电流在1oz铜下需要60mm宽，而4oz铜仅需15mm宽，面积节省75%。
3.5.2 误区二：忽视过孔的载流瓶颈
过孔是电流路径中最薄弱的环节。一个标准0.3mm孔径、镀铜25μm的过孔，其截面积约为0.024mm²，载流能力仅约1.5A（温升20°C）。若60A电流仅通过10个过孔，每个过孔需承载6A，将导致严重过热。正确做法是：在功率走线换层处布置过孔阵列，且过孔间距不小于0.5mm以避免热叠加。
3.5.3 误区三：忽略温度对电阻的正反馈效应
铜的电阻温度系数约为0.0039/°C。当走线温度从25°C升至105°C时，电阻增加约31%，损耗增加31%，进一步推高温升。这种正反馈在极端情况下可能导致热失控。设计时应使用高温下的电阻值进行校核，而非室温值。
3.5.4 总结复盘：大电流路径设计五步法
- 明确电流波形：区分持续电流、峰值电流及其持续时间。
- 设定温升目标：根据环境温度与材料耐温确定允许ΔT。
- 计算截面积：基于电阻与损耗公式反推最小A。
- 优化散热路径：通过过孔阵列、底层铺铜、开窗镀锡降低热阻。
- 仿真验证：使用热仿真软件（如Flotherm、Icepak）验证热点位置与温度分布。