3. LDO工作原理
低压差线性稳压器（LDO，Low Dropout Regulator）是电源管理IC中最基础也最关键的架构之一。与开关电源（DC-DC）不同，LDO通过线性调整方式工作，其核心在于利用一个工作在饱和区（或线性区）的调整管（Pass Element）作为可变电阻，配合负反馈环路稳定输出电压。理解LDO的工作原理，不能只停留在“输入输出差一点、输出稳定”的粗浅层面，而必须深入调整管的类型差异、反馈环路的稳定性判据、压差电压的物理极限以及静态电流的损耗构成。本章将围绕这四个核心维度展开，帮助学员建立从器件物理到系统应用的完整认知框架。
3.1 调整管类型：PMOS与NMOS的架构差异与选型逻辑
3.1.1 核心原理：调整管在LDO中的角色
LDO的本质是一个串联线性稳压器，调整管串联在输入与输出之间，通过改变其导通电阻来吸收输入与输出之间的电压差，从而维持输出电压恒定。调整管的工作区域决定了LDO的压差特性：当调整管工作在线性区（三极管区）时，其导通电阻最小，此时输入输出电压差即为压差电压（Dropout Voltage）。调整管的类型直接决定了LDO的拓扑结构、最小压差、静态电流和噪声性能。
3.1.2 PMOS与NMOS调整管的对比分析
| 对比维度 | PMOS 调整管 | NMOS 调整管 |
|---|---|---|
| 栅极驱动极性 | 栅极电压需低于源极（VIN），误差放大器输出低电平导通 | 栅极电压需高于源极（VOUT），需要电荷泵或额外电源 |
| 压差电压 | VDO = ILOAD × RDS(ON)，典型值 100mV~500mV | VDO 可低至 50mV~200mV，因NMOS迁移率更高 |
| 静态电流 | 极低（典型 1μA~50μA），无栅极驱动电流 | 较高（典型 50μA~200μA），需电荷泵驱动 |
| 电源抑制比（PSRR） | 中低（20dB~50dB @1kHz） | 高（50dB~80dB @1kHz），因源极跟随器结构 |
| 噪声 | 中等，受沟道热噪声影响 | 较低，适合射频/模拟敏感电路 |
| 最小输入电压 | 可低至 1.0V 以下 | 需额外电压驱动栅极，最小输入受限 |
| 典型应用 | 电池供电、IoT、可穿戴设备 | 高性能ADC、射频前端、服务器电源 |
3.1.3 案例拆解：电池供电设备中的PMOS LDO选型
以一款智能手环为例，其主控芯片需要 1.8V 供电，电池电压范围为 3.0V~4.2V。设计约束包括：待机电流需低于 10μA，成本敏感，且不需要极高的PSRR。选择PMOS LDO（如 TPS7A02）是合理方案。该器件静态电流典型值为 25nA，压差电压在 100mA 负载下仅 120mV。实际测试中，在电池电压降至 3.0V 时，LDO仍能保持 1.8V 输出，压差裕量充足。若改用NMOS LDO，虽然压差更低，但静态电流会增加至 50μA 以上，导致待机功耗超标。此案例说明：在低功耗优先的场景下，PMOS LDO的静态电流优势远大于其压差劣势。
3.2 反馈环路：误差放大器、分压电阻与稳定性设计
3.2.1 核心原理：负反馈稳压机制
LDO的反馈环路由电阻分压器（R1/R2）、误差放大器（EA）和调整管组成。输出电压通过分压电阻采样得到反馈电压 VFB，与带隙基准电压 VREF 比较，误差放大器输出控制调整管的栅极电压，从而调节导通电阻。当 VOUT 升高时，VFB 升高，EA 输出降低（PMOS栅极电压降低），PMOS导通增强，VOUT 回落；反之亦然。环路增益 T = gm_EA × ROUT_EA × gm_PASS × (R1/(R1+R2))，其中 gm_EA 为跨导，ROUT_EA 为EA输出阻抗，gm_PASS 为调整管跨导。
3.2.2 稳定性判断方法：相位裕度与增益裕度
LDO的稳定性分析需关注三个极点和一个零点：主极点位于误差放大器输出端（频率较低），第二极点位于输出端（由 COUT 和负载电阻决定），第三极点位于调整管栅极（高频）。零点由输出电容的ESR产生。设计准则如下：
- 主极点：fp1 = 1/(2π × ROUT_EA × CCOMP)，通常设计在 1kHz 以下。
- 输出极点：fp2 = 1/(2π × (ROUT_LOAD + ESR) × COUT)，随负载电流变化。
- ESR零点：fz_ESR = 1/(2π × ESR × COUT)，用于抵消第二极点。
- 相位裕度要求：在单位增益频率（UGF）处，相位裕度 ≥ 45°，增益裕度 ≥ 10dB。
实际设计中，常通过以下方法保证稳定性：
- 选择 ESR 适中的陶瓷电容（如 X7R 或 X5R），ESR 范围 10mΩ~100mΩ。
- 在误差放大器输出端增加米勒补偿电容（CCOMP），将主极点压低。
- 避免使用 ESR 过低的电容（如某些大容量MLCC），否则需增加零点补偿网络。
3.2.3 实战场景：负载瞬变引起的振荡问题
某工业传感器模块使用 3.3V LDO（型号 LM1117）为 MCU 供电，输出电容为 10μF X7R。在负载从 10mA 跳变至 500mA 时，示波器观察到输出电压出现持续振荡，频率约 200kHz。分析发现：LM1117 为 PMOS 架构，其内部补偿针对 ESR 较高的钽电容设计（ESR > 0.1Ω），而 X7R 陶瓷电容 ESR 仅约 5mΩ，导致零点频率过高，无法抵消输出极点，相位裕度不足。解决方案：在输出端并联一个 0.5Ω 的电阻与 1μF 电容串联（构成 ESR 补偿网络），或将输出电容改为钽电容。修改后振荡消失，负载瞬变恢复时间从 150μs 缩短至 40μs。
3.3 压差电压（Dropout）的物理极限与测量方法
3.3.1 核心原理：压差电压的构成
压差电压定义为在保持输出电压稳定（通常下降不超过 2%~3%）的前提下，输入与输出之间的最小电压差。对于 PMOS LDO，压差电压由调整管的导通电阻决定：VDO = ILOAD × RDS(ON)。当 VIN 接近 VOUT 时，PMOS 进入线性区，其导通电阻不再受栅极电压控制，此时 LDO 失去调节能力。对于 NMOS LDO，由于源极跟随器结构，其压差电压同样由 RDS(ON) 决定，但 NMOS 的沟道电阻更低，因此压差更小。
3.3.2 压差电压的测量方法
测量压差电压需在固定负载电流下，逐步降低输入电压，同时监测输出电压。具体步骤如下：
- 设置负载电流为额定值（如 100mA），输入电压设为 VOUT + 1V。
- 以 10mV 步进降低输入电压，记录 VOUT 变化。
- 当 VOUT 下降超过标称值的 2% 时，记录此时的 VIN - VOUT 即为压差电压。
- 重复不同负载电流（10%、50%、100%），绘制 VDO vs ILOAD 曲线。
典型数据：某 PMOS LDO 在 100mA 负载下 VDO = 150mV，在 500mA 负载下 VDO = 450mV，呈线性关系，验证了 VDO = ILOAD × RDS(ON) 的模型。
3.3.3 案例拆解：低电压裕量设计中的压差优化
在汽车电子系统中，LDO 常由 5V 电源轨供电，输出 3.3V。冷启动时，5V 电源可能跌落至 3.8V，此时压差裕量仅 500mV。若负载电流为 300mA，PMOS LDO 的 VDO 为 300mV（RDS(ON)=1Ω），尚可工作。但若选用 RDS(ON) 较大的 LDO（如 2Ω），VDO 将达 600mV，超出裕量，导致输出跌落。解决方案：选择 RDS(ON) < 1Ω 的 LDO，或改用 NMOS LDO（VDO 可低至 150mV）。实际测试中，将 LDO 从 TPS7A4901（RDS(ON)=1.2Ω）更换为 TPS7A8300（RDS(ON)=0.4Ω）后，冷启动时输出电压稳定在 3.28V，满足要求。
3.4 静态电流（IQ）的构成与低功耗设计策略
3.4.1 核心原理：静态电流的组成
静态电流 IQ 定义为 LDO 在空载或轻载时，从输入电源消耗的电流，不包括负载电流。其构成包括：误差放大器偏置电流、带隙基准电流、分压电阻电流、以及可能的电荷泵驱动电流。对于 PMOS LDO，IQ 通常为 1μA~50μA；对于 NMOS LDO，IQ 较高，因需额外的栅极驱动电路。IQ 直接影响电池供电设备的待机功耗：P_Q = VIN × IQ。
3.4.2 降低静态电流的方法
- 动态偏置：在轻载时降低误差放大器偏置电流，重载时自动增加。例如 TPS7A02 在空载时 IQ 仅 25nA，满载时升至 1μA。
- 分压电阻优化：增大 R1/R2 阻值（如 10MΩ 级），将分压电流降至 nA 级，但需注意噪声和稳定性。
- 关断模式：在待机时通过 EN 引脚关断 LDO，IQ 降至 1nA 以下。
- 选择合适架构：PMOS LDO 天然比 NMOS LDO 具有更低的 IQ。
3.4.3 案例拆解：物联网传感器节点的功耗预算
一个电池供电的温湿度传感器节点，电池容量为 240mAh（CR2032），系统工作模式为：每 10 分钟唤醒一次，每次工作 100ms，工作电流 20mA；其余时间待机，待机电流需控制在 5μA 以下。若选用 IQ=3μA 的 LDO（如 TPS7A02），待机功耗为 3μA × 3.6V = 10.8μW，电池寿命约 240mAh / (3μA + 传感器漏电流 1μA) ≈ 60000 小时（约 6.8 年）。若改用 IQ=50μA 的普通 LDO，电池寿命骤降至 4000 小时（约 5.5 个月）。此案例表明，在低功耗系统中，LDO 的 IQ 是决定电池寿命的关键参数。
3.5 常见误区与设计复盘
3.5.1 误区一：压差电压越低越好
虽然低压差有利于提高效率，但过低的压差往往意味着调整管尺寸更大、成本更高，且可能牺牲稳定性。例如，某些超低压差 LDO 在轻载时可能出现振荡，因为其内部补偿针对重载优化。设计时应根据实际压差裕量选择合适规格，而非盲目追求最低 VDO。
3.5.2 误区二：静态电流只影响待机功耗
IQ 不仅影响待机功耗，还影响动态性能。高 IQ 的 LDO 通常具有更高的带宽和更好的 PSRR，适合噪声敏感电路。在混合信号系统中，需在 IQ 与性能之间权衡。例如，为 ADC 供电的 LDO 应选择 IQ 较高但 PSRR 较好的型号，而非一味追求低 IQ。
3.5.3 误区三：反馈环路稳定性只需仿真验证
仿真模型通常基于典型参数，但实际电容的 ESR、温度特性和老化效应可能导致环路不稳定。建议在原型阶段使用网络分析仪实测相位裕度，并在极限温度（-40°C~+85°C）下验证。某项目曾因使用 Y5V 电容（ESR 随温度变化剧烈）导致低温下振荡，更换为 X7R 后问题解决。
3.5.4 设计复盘清单
| 检查项 | 验证方法 | 通过标准 |
|---|---|---|
| 压差裕量 | 计算最恶劣工况 VIN_MIN - VOUT_MAX | ≥ 1.2 × VDO_MAX |
| 环路稳定性 | 网络分析仪测量相位裕度 | ≥ 45°（全负载范围） |
| 静态电流 | 空载时测量输入电流 | ≤ 数据手册标称值 |
| 负载瞬变 | 10%~90% 负载跳变，观察 VOUT 跌落 | 跌落 ≤ 3% VOUT，恢复时间 ≤ 100μs |
| PSRR | 注入 1kHz/100mV 纹波，测量输出纹波 | 衰减 ≥ 40dB（按需） |
通过以上对调整管类型、反馈环路、压差电压和静态电流的系统分析，学员应能理解 LDO 并非简单的“三端稳压器”，而是一个涉及器件物理、环路控制与系统功耗管理的复杂子系统。在实际设计中，需根据应用场景的优先级（低功耗、低噪声、低压差或低成本）选择合适的架构，并通过严谨的测试验证确保可靠性。