4. 栅极驱动芯片功能概览
栅极驱动芯片是功率变换器（电机驱动器、开关电源、逆变器）中连接控制器（MCU/DSP）与功率开关管（MOSFET/IGBT）之间的“桥梁”。它的核心任务是将低压逻辑信号转换为具备足够驱动能力的高压/负压栅极信号，并在信号传输过程中完成电平移位、信号调理、保护逻辑和故障反馈。理解栅极驱动芯片的内部框图和功能模块，是进行外围电路设计、选型和故障排查的基础。本章将围绕典型半桥驱动芯片的内部架构，逐一拆解欠压锁定（UVLO）、过流保护（OCP）、死区时间（Dead Time）和逻辑输入等关键模块的工作原理、设计要点与工程实践。
4.1 内部框图与信号链路解析
栅极驱动芯片的内部架构通常分为三个主要区域：输入逻辑区、核心处理区和输出驱动区。输入逻辑区负责接收来自控制器的PWM信号，进行电平转换（如将3.3V逻辑转换为5V/12V内部逻辑），并处理使能、关断等控制信号。核心处理区是芯片的“大脑”，包含电平移位电路（Level Shift）、死区时间控制逻辑、UVLO比较器、过流保护比较器以及各种滤波和定时逻辑。输出驱动区则是大电流推挽输出级，用于快速充放电MOSFET的栅极电容。
对于半桥驱动芯片（如IR2104、UCC27211），其内部信号链路可以概括为：HIN/LIN → 输入滤波/整形 → 死区时间插入 → 电平移位（高端） → 输出驱动级 → HO/LO。其中，高端通道需要额外的电平移位电路，因为高端MOSFET的源极（VS）是浮动的，其电压会在地电位和母线电压之间快速跳变。电平移位电路必须能够承受这种高压摆率（dv/dt）而不产生误触发。
4.2 欠压锁定（UVLO）功能详解
欠压锁定（Under-Voltage Lockout）是栅极驱动芯片最重要的自我保护功能之一。其目的是确保芯片在电源电压不足以完全增强功率MOSFET时，禁止输出驱动信号，防止功率管工作在线性区导致过热损坏。
UVLO模块通常监控两个电压点：逻辑电源VCC和高端浮地电源VB（对于半桥芯片）。当VCC电压低于开启阈值（如8.0V）时，芯片输出被强制拉低；当VCC上升到开启阈值以上并经过一定迟滞（如0.5V）后，芯片才允许输出。迟滞设计是为了防止在阈值附近因噪声引起输出抖动。
| 参数 | 典型值（以IR2104为例） | 说明 |
|---|---|---|
| VCC UVLO 开启阈值 | 8.9V | VCC上升至该值以上，芯片开始工作 |
| VCC UVLO 关断阈值 | 8.2V | VCC下降至该值以下，输出关闭 |
| VB UVLO 开启阈值 | 8.3V | 自举电容电压需达到该值，高端驱动才使能 |
| 迟滞电压 | 0.7V | 防止阈值附近振荡 |
在电机驱动应用中，UVLO功能需要特别关注自举电容的充电时间。系统上电瞬间，自举电容电压为0，高端驱动处于欠压锁定状态。必须保证低端MOSFET先导通一段时间，通过自举二极管为电容充电，直到VB-VS电压超过UVLO阈值。若PWM启动时序不当（如直接输出高端占空比接近100%的信号），可能导致高端驱动无法正常开启。
4.3 过流保护（OCP）与ITRIP引脚设计
过流保护是电机驱动系统中防止功率级损坏的关键防线。栅极驱动芯片通常提供两种过流保护方式：逐周期限流和锁存关断。逐周期限流适用于开关电源，而电机驱动更常用锁存关断——一旦检测到过流，立即关闭所有输出，并保持关断状态直到故障复位。
芯片通过ITRIP引脚检测过流信号。典型电路是在低端MOSFET源极串联一个毫欧级采样电阻（R_sense），将电流信号转换为电压信号。当ITRIP引脚电压超过内部参考阈值（通常为0.5V~1.0V）时，比较器翻转，触发保护逻辑。设计时需要计算采样电阻的阻值和功耗：
R_sense = V_ITRIP(阈值) / I_OCP(目标过流点)
例如：目标过流点 20A，ITRIP阈值 0.5V
R_sense = 0.5V / 20A = 25mΩ
功耗 P = I² × R = 20² × 0.025 = 10W（需选用大功率电阻或康铜丝）除了电阻采样，还可以使用电流互感器或功率管的Vds检测（对于集成感测功能的MOSFET）。Vds检测无需串联电阻，但精度较低，且受温度影响大。
4.4 死区时间（Dead Time）控制策略
死区时间是指半桥电路中，高端和低端MOSFET都不导通的间隔时间。其目的是防止上下管同时导通造成直通短路（Shoot-through）。死区时间过短会导致直通，过长则增加输出波形失真和功耗。
栅极驱动芯片的死区时间生成方式有三种：固定死区、可编程死区和自适应死区。固定死区由芯片内部电阻/电容决定，如IR2104的典型死区为520ns。可编程死区通过外部电阻（如UCC27211的DT引脚）设置，范围从几十纳秒到几微秒。自适应死区则通过检测栅极电压或米勒平台来动态调整，多见于高端伺服驱动芯片。
死区时间的设置需要综合考虑功率管栅极电荷（Qg）、驱动电流和开关速度。经验公式为：
t_dead ≥ (Qg / I_drive) × 1.5 + t_fall
其中：Qg为栅极总电荷，I_drive为峰值驱动电流，t_fall为栅极电压下降时间例如，某MOSFET的Qg=100nC，驱动电流为2A，则理论开关时间为50ns，考虑温度漂移和器件离散性，死区时间应设置在150ns~300ns之间。
4.5 逻辑输入与电平兼容性设计
栅极驱动芯片的逻辑输入引脚（HIN/LIN）需要与MCU或DSP的PWM输出直接连接。设计时需关注以下参数：
- 输入阈值电压（VIH/VIL）：确保MCU输出高电平大于VIH，低电平小于VIL。对于3.3V MCU，建议选择VIH低于2.0V的芯片。
- 输入下拉/上拉电阻：部分芯片内置下拉电阻（如100kΩ），防止MCU未初始化时引脚悬空导致误触发。若芯片无内置电阻，需外部添加10kΩ~100kΩ下拉电阻。
- 输入滤波时间：芯片内部通常有RC滤波器（如100ns），用于抑制输入噪声。但过长的滤波时间会限制最小PWM脉宽，设计时需权衡。
- 使能/关断引脚（SD/EN）：该引脚通常为低电平有效（SD），拉低时关闭所有输出。在电机刹车或故障复位时，通过MCU控制该引脚实现快速关断。
对于高端输入HIN，由于内部电平移位电路的存在，其输入逻辑与低端LIN略有不同。部分芯片要求HIN和LIN必须互补（不能同时为高），否则内部逻辑会优先关断高端或低端。设计时需在MCU固件中确保PWM输出为互补模式，并设置足够的死区时间。
4.6 功能模块综合对比与选型建议
为了帮助工程师快速选择适合的栅极驱动芯片，下表对比了不同功能模块的常见实现方案：
| 功能模块 | 实现方案A（低成本） | 实现方案B（高性能） | 关键选型指标 |
|---|---|---|---|
| UVLO | 固定阈值，迟滞0.5V | 可编程阈值，迟滞可调 | 开启阈值、迟滞量、响应时间 |
| 过流保护 | 外部比较器+锁存器 | 集成ITRIP比较器+故障锁存 | 比较器延迟、阈值精度、故障复位方式 |
| 死区时间 | 固定（如520ns） | 外部电阻可编程（50ns~5μs） | 死区精度、温度漂移、最小脉宽 |
| 逻辑输入 | TTL兼容（VIH=2.0V） | CMOS兼容（VIH=0.7×VCC） | 输入迟滞、下拉电阻、共模抑制 |
| 输出驱动 | 峰值电流1A/2A | 峰值电流4A/8A，有源米勒钳位 | 驱动电流、上升/下降时间、负压能力 |
在电机驱动应用中，建议优先选择具备可编程死区和集成ITRIP的芯片，如UCC27211、IRS21867等。对于大功率IGBT驱动，还需关注负压关断能力（如-5V~-10V）和有源米勒钳位功能，防止dv/dt引起的误导通。