1. 课程导入

欢迎进入《GaN高频电源设计与EMI优化》课程。本章不急于推导公式，而是先建立一张“全局地图”：为什么氮化镓（GaN）会在高频电源领域快速崛起？它与传统硅（Si）器件相比改变了哪些设计边界？本课程要解决的核心问题是什么？学完之后你应当具备哪些可落地的能力？只有先把这些问题回答清楚，后续的器件建模、驱动设计、磁元件优化、EMI抑制与热设计才不会变成零散技巧的堆砌。

一、发展背景：从硅极限到宽禁带器件

过去二十年，开关电源的开关频率长期停留在几十kHz到几百kHz量级，主要原因并非拓扑不够先进，而是硅功率器件的物理极限：MOSFET的栅极电荷、输出电容、反向恢复电荷随频率升高带来显著的开关损耗与驱动损耗。当频率继续提升时，硅器件的效率、温升和EMI会同时恶化，形成“频率—损耗—体积”的三角制约。

GaN高电子迁移率晶体管（HEMT）属于宽禁带器件，其临界击穿场强约为硅的10倍，电子迁移率更高，且没有硅MOSFET体二极管带来的反向恢复问题。这意味着在相同耐压下，GaN器件可以做到更小的芯片面积、更低的寄生电容和更快的开关速度。工程上的直接收益是：开关频率可从百kHz级提升到MHz级，同时保持较高效率，从而让变压器、电感、电容的体积显著缩小，为高功率密度适配器、服务器电源、车载OBC、光伏微型逆变器和数据中心供电打开了新空间。

二、核心概念：先建立五个关键词

• 宽禁带（WBG）：GaN与SiC的禁带宽度显著大于硅，带来高击穿场强与高温工作能力。
• HEMT与二维电子气（2DEG）：GaN HEMT依靠AlGaN/GaN异质结界面形成的2DEG导电沟道，导通电阻低、开关速度快。
• 共源共栅与增强型：早期GaN多为耗尽型，需级联硅MOSFET；当前主流为增强型（e-mode）GaN，驱动更接近传统MOSFET但窗口更窄。
• dv/dt与di/dt：GaN开关速度极快，电压电流变化率极高，是EMI、串扰、振铃和驱动可靠性的根源。
• EMI三要素：骚扰源、耦合路径、敏感设备。GaN电源的EMI优化，本质是同时管理这三者。

下面用一张关系图把本课程的“器件—电路—系统—EMI”主线串起来，图中同时标出后续章节会反复出现的对象与参数。

三、方法流程：高频GaN电源的典型设计路径

与硅电源相比，GaN电源的设计流程并没有完全颠覆，但每一步的权重和敏感度都发生了变化。下面给出一个可复用的七步流程，后续章节会逐层展开。

1. 需求定义：明确输入输出、功率等级、目标效率、功率密度、EMI标准与成本边界。
2. 拓扑选择：根据功率与频率选择半桥、LLC、有源钳位反激、图腾柱PFC等。
3. 器件选型：关注Rds(on)、Qg、Coss、Qrr、热阻与封装寄生电感。
4. 驱动设计：确定驱动电压、死区时间、栅极电阻与负压关断策略。
5. 磁元件与布局：高频下磁芯损耗、趋肤效应、环路电感成为主导因素。
6. 仿真与实测：用双脉冲测试、热成像、频谱分析验证开关行为与EMI。
7. EMI整改：从骚扰源、耦合路径、屏蔽与滤波三个方向协同优化。

四、案例与场景：为什么高频化会同时带来收益与风险

以一个65W USB-PD适配器为例。采用传统硅反激方案时，开关频率约65kHz，变压器体积较大，效率约88%～90%。改用GaN后，频率可提升至300kHz～500kHz，变压器磁芯和绕组显著缩小，功率密度提升明显，效率可达93%以上。但随之而来的是：开关节点振铃加剧、共模噪声频段上移、Y电容路径更敏感、PCB布局稍有不慎就会导致辐射超标。

另一个典型场景是数据中心服务器电源。图腾柱PFC配合GaN可以实现更高效率与更小体积，但桥臂直通风险、电流采样干扰和共模EMI成为调试重点。这些场景说明：GaN不是“即插即用”的升级，而是需要重新审视驱动、布局、磁件与EMI协同设计。

五、常见误区与复盘

复盘来看，成功的GaN电源项目通常具备三个共同点：第一，早期就建立“器件—驱动—布局—EMI”的联合约束；第二，用双脉冲测试和近场探头快速定位问题；第三，把EMI余量当作与效率同等重要的设计指标。本课程后续30章将围绕这三条主线展开，帮助你从原理到实测，逐步建立完整的GaN高频电源设计与EMI优化能力。

建议学习路径：
1. 理解GaN HEMT静态与动态特性
2. 掌握驱动电路与死区优化
3. 熟悉高频磁元件与PCB布局
4. 建立损耗与热模型
5. 完成传导/辐射EMI测试与整改
6. 形成可复用的设计检查清单

当你完成本课程后，应当能够独立完成一个GaN高频电源的拓扑选型、关键器件选型、驱动与布局设计，并能针对传导和辐射EMI问题提出可验证的整改方案。接下来，我们将从GaN器件的物理结构与电气特性开始，进入具体的技术细节。