《射频工程师能力跃迁手册》
第4章 射频滤波器设计：低通、高通、带通、带阻，微带滤波器实现
4. 射频滤波器设计：低通、高通、带通、带阻，微带滤波器实现
滤波器这东西，说白了就是频率的“看门狗”。你想让哪个频段过去，哪个频段滚蛋，全由它说了算。我入行那会儿，第一个正经设计的电路就是一个微带带通滤波器，调试的时候差点把频谱仪看花眼……嗯，后来才摸到门道。
4.1 低通与高通滤波器——最基础的频率筛子
低通滤波器，让低频通过，高频滚降。高通正好反过来。你想想看，一个简单的LC串联谐振就能搭出个低通。但我个人习惯，在射频段很少用集总LC，因为寄生参数太烦人。
举个例子，一个5阶切比雪夫低通，通带0-2GHz，带内纹波0.1dB。我一般先用集总原型归一化，再转换到微带。下面是一个归一化LPF原型（3阶）的元件值：
| 阶数 N | g1 | g2 | g3 | g4 |
|---|---|---|---|---|
| 3 (0.1dB纹波) | 1.0316 | 1.1474 | 1.0316 | 1.0000 |
4.2 带通与带阻——选频与陷波
带通滤波器，说白了就是只放行一段频率。带阻则是“我不要这段”。我在项目中遇到过最头疼的事：一个LNA后面跟着的带通滤波器，中心频率2.45GHz，带宽80MHz，结果第一次打样出来插损多了0.8dB。后来发现是耦合线间距做窄了，加工误差害死人。
设计带通，我常用耦合谐振器法。比如平行耦合线带通滤波器，设计步骤大致是：
- 确定通带、阻带、纹波、阶数
- 查表得到归一化耦合系数
- 计算奇偶模阻抗，得到线宽和间距
- 在电磁仿真里微调（这一步最磨人）
4.3 微带滤波器实现——从理论到版图
微带滤波器是射频工程师的必修课。为什么？因为它好加工、低成本、容易集成。我一般用FR4（别笑，低频段凑合用）或者Rogers 4350B。
下面是一个简单的微带低通滤波器设计思路（使用阶梯阻抗结构）：
/* 设计目标：截止频率 3GHz，0.5dB等纹波，5阶 */
/* 微带参数：基板 εr=3.66, 厚度 0.508mm, 铜厚 0.035mm */
/* 高阻抗线 Z0H = 90Ω，低阻抗线 Z0L = 20Ω */
/* 电长度计算（归一化） */
L1 = 24.5° (90Ω)
C2 = 38.2° (20Ω)
L3 = 52.8° (90Ω)
C4 = 38.2° (20Ω)
L5 = 24.5° (90Ω)
/* 然后转换成物理尺寸，用LineCalc或ADS LineCalc算 */你可能会问：“为什么不用集总元件？” 嗯，到了2GHz以上，集总电容电感的自谐振频率会让你怀疑人生。微带虽然面积大一点，但稳定、可预测。
4.4 设计参数与权衡
设计滤波器，永远在几个指标之间打架：插入损耗、回波损耗、带外抑制、群时延、尺寸。我个人的经验法则是：
- 阶数越高，抑制度越好，但插损也越大。 每增加一阶，插损大约增加0.3~0.5dB（微带结构）。
- 带宽越窄，插损越大。 3%相对带宽的微带滤波器，插损轻松上3dB。
- 回波损耗做到-15dB以下算及格，-20dB算优秀。 我一般目标定-18dB。
| 滤波器类型 | 典型插损 (2GHz) | 典型抑制 (2倍频) | 尺寸 (4阶) |
|---|---|---|---|
| 微带低通 (阶梯阻抗) | 0.5~1.0 dB | 30~40 dB | 20×10 mm |
| 微带带通 (平行耦合) | 1.5~2.5 dB | 30~50 dB | 30×15 mm |
| 微带带阻 (开路枝节) | 0.3~0.8 dB | 20~30 dB | 25×20 mm |
你看，没有完美的滤波器。每次设计都是取舍。我经常跟团队说：“先定好你的容忍底线，再动手仿真。”
好了，关于滤波器设计，核心就是这些。低通高通是基础，带通带阻是进阶，微带实现是落地手段。你只要把归一化原型吃透，再结合电磁仿真，大部分工程问题都能搞定。嗯，多动手，少走弯路。