3. 硬件设计排查：电源供电能力与去耦布局

电源这东西，看着简单，其实坑最多。我见过不少项目，模组功耗死活降不下来，最后发现不是模组本身的问题，而是电源没喂饱。说白了，模组就像个运动员，你给它喝的水里掺了沙子，它跑起来肯定费劲。

这一章咱们就聊聊电源供电能力、纹波影响，还有去耦电容该怎么摆。这些都是硬件设计里最基础、但也最容易翻车的地方。

3.1 LDO 与 DC-DC 的选型陷阱

选电源芯片，很多人只看最大输出电流。比如模组峰值电流 2A，就找个 2A 的 LDO 怼上去。嗯，这种做法我踩过坑。

LDO 的问题在哪？

• 效率低：输入 5V，输出 3.8V，压差 1.2V，效率只有 76%。那 24% 的能量全变成热量了。模组发烫，功耗自然高。
• 散热难：2A 电流下，LDO 自身功耗 2.4W。小封装根本扛不住，温度一高，输出就掉。
• 适用场景：我个人习惯，LDO 只用在待机电流小、压差低的地方。比如模组休眠时几十微安，用 LDO 没问题。

DC-DC 就万事大吉？ 也不是。

• 纹波大：开关电源天生有纹波。如果布局不好，纹波能到 100mVpp 以上。
• 开关噪声：高频开关会耦合到射频部分，影响灵敏度。
• 选型要点：我建议选开关频率 1.5MHz 以上的 DC-DC，这样电感和电容可以小一点，纹波也好控制。

对比项	LDO	DC-DC
效率	低（压差大时 < 70%）	高（通常 85-95%）
纹波	极低（< 5mVpp）	较高（10-50mVpp）
静态电流	低（几 μA）	较高（几十 μA）
适用场景	待机、低噪声模拟电路	主供电、大电流负载

3.2 电源纹波对模组功耗的隐形影响

纹波这东西，你拿示波器看可能觉得不大，但模组内部很敏感。为什么？

纹波如何影响功耗？

• PA 效率下降：功率放大器需要稳定的供电。纹波大时，PA 的线性度变差，为了达到同样的发射功率，它需要消耗更多电流。
• 基带误码率升高：电源噪声会耦合到时钟和数字电路，导致误码率上升。模组会反复重传，功耗自然飙升。
• 休眠电流异常：纹波中的高频分量会通过寄生电容耦合到唤醒引脚，导致模组频繁被误唤醒。

我记得有一次，客户说模组待机电流比规格书大了 50μA。查了半天，发现是 DC-DC 的纹波通过地回路串到了休眠控制引脚。加了个 100nF 电容就搞定了。

3.3 去耦电容布局要点

去耦电容怎么摆，很多人觉得随便放就行。其实不然。电容离模组电源引脚越远，效果越差。为什么？因为 PCB 走线有寄生电感，走线越长，电感越大，高频去耦效果就越差。

布局原则：

1. 就近放置：每个电源引脚旁边都要放一个 100nF 电容，距离不超过 2mm。
2. 多电容并联：不同容值的电容并联，可以覆盖更宽的频率范围。比如 10μF + 100nF + 10nF。
3. 小电容靠近引脚：容量越小的电容，自谐振频率越高，越靠近引脚效果越好。
4. 地回路要短：电容的地端要直接打过孔到地平面，不要绕路。

我曾经在一个项目里，模组发射时电流波动很大，导致电压跌落。后来在模组背面加了 4 个 100nF 电容，每个电源引脚一个，电压就稳了。你想想看，就几个电容的事，效果立竿见影。

3.4 知识体系总览

下面这张图把电源供电、纹波影响和去耦布局的关系串起来了。你可以对照着检查自己的设计。

3.5 实战检查清单

每次画完 PCB，我都会拿着这个清单过一遍。你可以直接拿去用。

检查项	要求	验证方法
电源芯片选型	DC-DC 效率 > 85%，LDO 压差 < 0.5V	查看数据手册效率曲线
输出电容容量	至少 10μF + 100nF + 10nF	BOM 核对
去耦电容距离	每个电源引脚 < 2mm	PCB 测量
纹波测试	满载 < 30mVpp	示波器 AC 耦合，20MHz 带宽限制
电压跌落	发射时电压跌落 < 5%	示波器 DC 耦合，触发发射事件