3、抓包硬件原理：射频前端与ADC采样、数字下变频与基带处理、时间同步与时钟漂移补偿

做BLE抓包这么多年，我越来越觉得——硬件原理才是真正拉开差距的地方。你软件写得再花哨，射频前端没调好，抓出来的包全是错的。今天咱们就把这块硬骨头啃下来。

3.1 射频前端：信号进门的“守门员”

射频前端，说白了就是天线之后、ADC之前那一堆模拟电路。它的任务很简单：把空中的微弱信号放大、滤波、搬移到ADC能处理的频段。

我个人习惯把射频前端拆成三个核心模块：

• LNA（低噪声放大器）：信号进来先过这关。增益一般在15-25dB，噪声系数要控制在2dB以内。我见过不少方案为了省电把LNA偏置调太低，结果灵敏度直接掉了6dB——得不偿失。
• 混频器：把2.4GHz的信号下变频到中频（IF）或直接零中频。BLE用零中频架构比较多，省事，但直流偏移是个大坑。
• 信道选择滤波器：BLE信道带宽2MHz，滤波器要刚好卡住邻道干扰。SAW滤波器是传统方案，现在集成在芯片里的有源滤波器也够用。

3.2 ADC采样：模拟世界的“翻译官”

ADC把模拟信号变成数字比特流。BLE抓包对ADC的要求其实挺苛刻的：

你想想看，BLE信号在空中的功率可能只有-90dBm，经过LNA放大后也就几十毫伏。ADC的量化噪声要是太大，弱包直接就淹没了。

3.3 数字下变频：从高频到基带的“翻译”

ADC出来的数据还是高频数字信号，得把它搬到基带才能解调。数字下变频（DDC）就是干这个的。

核心流程就三步：

1. 数字混频：用NCO（数控振荡器）产生的本振信号乘以ADC数据，得到I/Q两路。
2. 抽取滤波：把采样率降下来，同时滤除镜像和带外噪声。CIC滤波器+FIR补偿滤波器是经典组合。
3. 直流消除：零中频架构的直流偏移必须干掉，不然解调会出错。高通滤波器或均值减法都行。

// 简化的DDC处理流程（伪代码）
for each ADC sample x[n]:
    // 1. 混频
    i[n] = x[n] * cos(2*pi*f_lo*n/fs)
    q[n] = x[n] * sin(2*pi*f_lo*n/fs)
    
    // 2. CIC抽取（R=4）
    i_dec[n] = cic_filter(i[n], R=4)
    q_dec[n] = cic_filter(q[n], R=4)
    
    // 3. 直流消除
    i_baseband[n] = i_dec[n] - dc_estimate_i
    q_baseband[n] = q_dec[n] - dc_estimate_q

嗯，这里要注意：NCO的频率精度直接决定了你能不能锁定信道。BLE信道间隔2MHz，NCO的步进至少要能做到1kHz以内，不然频率偏差会累积。

3.4 基带处理：从比特流到数据包

基带处理是抓包器的“大脑”。DDC出来的I/Q数据，经过基带处理才能变成我们能看懂的BLE包。

主要模块包括：

• GFSK解调：BLE用高斯频移键控，解调方式有鉴频器、差分相干、最大似然序列估计。我个人偏爱差分相干，实现简单，性能也够用。
• 符号定时恢复：找到每个bit的最佳采样点。Gardner算法是经典选择，不需要训练序列。
• 帧同步：搜索BLE的接入地址（Access Address），找到包的起始位置。
• CRC校验：验证包的正确性，过滤掉错误包。

3.5 时间同步与时钟漂移补偿：多设备协同的“命门”

做多通道抓包或者分布式抓包时，时间同步是最大的坑。BLE设备本身的时钟精度只有±50ppm，抓包器之间如果不同步，时间戳会越差越大。

我常用的方案有三种：

时钟漂移补偿更麻烦。即使初始同步了，晶振的温度漂移和老化也会让时钟慢慢跑偏。我一般用两种方法：

• 硬件锁相环：用GPS或PTP的参考时钟锁定本地VCXO，动态调整频率。
• 软件补偿：定期测量本地时钟与参考时钟的偏差，用线性插值修正时间戳。

3.6 整体架构：一张图看懂

说了这么多，咱们用一张图把整个流程串起来：

这张图把整个流程串起来了。从天线进来的信号，经过射频前端、ADC、数字下变频、基带处理，最后输出抓包数据。时间同步和时钟漂移补偿贯穿始终，保证多设备协同工作的准确性。