1. 课程导入与工程场景建立

在 10 Gbps 以上的高速接口设计中，芯片内部时序余量往往还有几十皮秒，但信号一旦离开封装、穿过 PCB 走线、过孔、连接器与线缆，眼图就可能被压缩到几乎闭合。问题通常不出在某一颗器件，而在于整条通道（Channel）的阻抗不连续、损耗、串扰与回流路径。本课程要解决的核心问题就是：如何用 Ansys SIwave 把一条真实的高速通道从几何结构变成可分析、可验证、可交付的电磁模型，并把它接入系统级链路完成端到端验证。

一、通道建模与系统验证到底在做什么

高速接口通道可以拆成几个物理段落：发送端芯片的驱动与封装、PCB 上的差分走线、过孔换层、AC 耦合电容、连接器、线缆，最后到接收端封装与终端。每一段都有自己的 S 参数特性，级联之后共同决定通道的插入损耗、回波损耗、串扰与群延迟。通道建模的任务，就是把这些段落分别提取成频域网络参数，再按真实拓扑级联成一条完整通道。

系统验证则更进一步：把通道 S 参数与 IBIS-AMI 或晶体管级收发器模型联合，在时域里跑伪随机码流，得到眼高、眼宽、抖动与误码率轮廓。只有通道模型和收发器模型都可信，眼图结论才有工程意义。因此本课程的主线不是“会点 SIwave 按钮”，而是建立一条从几何到眼图的完整证据链。

二、SIwave 在验证链路中的定位

SIwave 是面向 PCB 与封装的全波电磁场求解器，擅长处理电源完整性、信号完整性和 EMI 问题。在通道建模中，它承担的是无源互连结构的参数提取：把叠层、铜箔、过孔、参考平面、介质材料这些几何与材料信息，转换成频率相关的 S 参数或等效电路。它不负责收发器行为，也不直接给出眼图，而是为后续链路仿真提供可信的通道模型。

理解这个定位很关键。SIwave 的输出是“通道的电磁指纹”，上游依赖准确的叠层与材料参数，下游依赖正确的端口定义与级联方式。任何一环出错，眼图都会失真，而且往往难以反查。下面的图给出了一条典型高速通道从几何到系统验证的完整数据流，以及 SIwave 所处的位置。

三、典型工程交付物

一个完整的高速通道验证项目，最终交付的不应只是几张眼图截图，而是一套可追溯、可复现的模型与报告。常见的交付物包括：

• 通道 S 参数模型：Touchstone 文件，覆盖 DC 到至少 2 至 3 倍 Nyquist 频率，端口命名与参考阻抗明确。
• 叠层与材料参数表：每层铜厚、介质厚度、Dk、Df、铜箔粗糙度模型，作为模型可信度的依据。
• 通道拓扑与级联说明：各段模型的来源、去嵌方式、级联顺序与端口对应关系。
• 频域分析报告：插入损耗、回波损耗、串扰、TDR 阻抗曲线及与预算的对比。
• 时域系统验证报告：眼高、眼宽、抖动分解、BER 轮廓与判据对比。
• 问题记录与修正闭环：每次不通过时的根因、修改点与复测结果。

四、验证闭环与迭代逻辑

通道验证不是一次性的线性流程，而是一个闭环。典型迭代路径是：先根据协议规范确定损耗预算与眼图模板，再提取通道模型，跑频域检查阻抗与损耗是否超标；若超标，回到几何或材料层面调整，例如增大差分对间距、优化过孔反焊盘、更换低损耗板材；调整后重新提取、重新级联、重新跑时域。只有频域和时域都满足判据，才认为通道设计收敛。

五、一个教学示例场景

为便于后续章节展开，这里建立一个贯穿课程的教学示例：一条 25 Gbps NRZ 差分通道，从发送芯片封装焊球出发，经 PCB 表层走线换到内层、穿过两个过孔、经过 AC 耦合电容、进入连接器，最后到达接收端封装。目标是在 Nyquist 频率 12.5 GHz 处插入损耗不超过 10 dB，回波损耗优于 10 dB，眼高不低于 60 mV，眼宽不低于 0.35 UI。

这些数值属于教学示例设定，用于说明建模与验证的判据形式，并非某块真实板卡的实测结果。后续章节会围绕这条通道，逐步完成叠层设置、端口定义、S 参数提取、级联、IBIS-AMI 配置与眼图判读。读者需要始终记住：SIwave 给出的是通道的电磁行为，系统验证给出的是链路能否工作的结论，两者之间的桥梁是严格一致的端口、参考阻抗与频段定义。