3. 大规模PCB建模策略与几何简化

在SIwave中对一块大规模PCB做电磁计算时，真正决定求解时间与内存占用的，往往不是仿真设置本身，而是导入的几何模型有多“重”。一块20层、尺寸400mm×300mm的背板，若不做任何简化，导入后可能产生数十万个网格单元、上百个过孔对象和大量碎铜皮，单次全波扫描动辄数小时。本节的核心思路是：在保证关注频段内电磁行为不失真的前提下，主动削减几何复杂度，把计算规模压到可控范围。

层叠结构：先决定“算几层”

层叠是建模的第一道简化关口。SIwave支持将导入的层叠映射为信号层、电源层、介质层和过孔层，但并非所有层都需要参与全波求解。对于以电源完整性（PI）为主要目标的仿真，通常只需保留电源平面、地平面及其之间的介质，信号层可折叠为薄层或直接忽略；对于以信号完整性（SI）为目标的仿真，则必须保留走线所在信号层、参考平面和过孔跨层结构。

一个实用的判断依据是：关注频段的上限波长与层间距离的关系。若某层间介质厚度远小于最高关注频率对应波长的1/20，且该层不承载被观察的电流路径，可将其合并到相邻介质中。例如，一块板卡工作到5GHz，对应自由空间波长约60mm，FR4中约35mm，1/20约为1.75mm。若某两层之间介质仅0.1mm，且中间无关键参考平面，合并后对结果影响通常可忽略。

层叠简化还会直接影响过孔建模。每减少一个被跨过的平面，过孔就需要少建一段筒壁和反焊盘，网格量随之下降。实际项目中，把20层压缩为“8层电气等效层叠”后，某背板模型的网格数从约180万降至约62万，单频点求解时间从约40分钟降到约12分钟（示例数据，用于说明量级）。

过孔阵列：从“逐个建”到“等效建”

过孔是大规模板级计算中最容易失控的对象。BGA区域一个256球器件就可能带来256个过孔，整板过孔数常达数千。若每个过孔都按真实筒壁、反焊盘、焊盘建模，网格会急剧膨胀。

简化策略分三档：

• 关键过孔精细建模：位于高速通道、参考平面切换处、去耦电容连接处的过孔，保留完整筒壁、反焊盘和焊盘，确保阻抗不连续和回流路径被正确捕捉。
• 普通过孔等效建模：对不参与主要电流路径的过孔，可用圆柱导体或简化筒壁代替，省略反焊盘细节，仅保留电气连接关系。
• 过孔阵列整体等效：对密集过孔阵列（如BGA下方地过孔群），可将其等效为一块具有各向异性电导率的区域，或用少量代表性过孔加周期边界近似，大幅降低对象数量。

需要注意的是，过孔简化的前提是回流路径仍然连续。若把地过孔全部删除，返回电流将被迫绕行，导致地弹和辐射被严重高估。因此，简化时应至少保留每个参考平面切换处的地过孔，且间距不宜大于最高关注频率对应波长的1/10。

铜皮与走线：面积大不等于必须全保留

铜皮（电源/地平面）是PI仿真的主体，但整板铜皮往往包含大量孤立碎铜、散热焊盘、测试点和非功能焊盘。这些对象对主电流路径贡献很小，却会显著增加网格量。建议在导入后先做一次“铜皮清理”：删除面积小于某阈值（如1mm²）的孤立铜皮，合并同网络相邻铜皮，去除无电气连接的装饰性铜箔。

走线简化则要区分“被观察走线”和“背景走线”。对于SI分析，只有被激励和观察的走线需要保留完整宽度、拐角和参考关系；其余走线可简化为直线段或直接删除，前提是它们不构成关键耦合路径。若关注串扰，则相邻的敏感走线必须保留。

下面这张图概括了四类几何对象在简化前后的计算规模变化关系，以及简化时应优先保留的电气特征。

简化顺序与验证：先粗后细，逐步逼近

实际操作中，建议按“层叠→铜皮→过孔→走线”的顺序逐级简化，每做一步都记录网格数和关键结果（如电源阻抗、S参数）的变化。若某一步简化后结果偏移超过预设容差（例如PI目标频段内阻抗曲线偏差大于10%），则回退该步或降低简化力度。

一个可复用的检查清单如下：

最后要强调的是，几何简化的目标不是“越少越好”，而是“在关注频段和关注路径上不失真”。层叠、过孔、铜皮和走线四类对象的简化力度应分别根据其电气角色决定，并用关键结果做回归验证。掌握这套策略后，原本需要数小时的大规模板级计算，通常可以压缩到可接受的时间窗口内完成。