2. SIwave环境与工程准备
在SIwave中做多电源轨电源完整性仿真，真正决定后续结果可信度的往往不是求解器本身，而是工程准备阶段。一个叠层定义错误、一个网络被误判为电源或地、一个材料参数缺失，都可能让PDN阻抗曲线在低频段出现虚假谐振，或者让直流压降结果偏离实际。本节围绕四件事展开：熟悉界面与工作流、把材料库和叠层设置正确、把PCB/封装模型干净地导入、把多电源轨网络识别清楚并统一命名。
一、界面布局与工作流定位
SIwave的界面可以按“左侧工程树 + 中部三维视图 + 右侧属性/结果面板 + 顶部功能区”来理解。左侧工程树是核心，导入后的叠层（Layer Stackup）、网络（Nets）、元件（Components）、焊盘（Pads）、仿真配置（Simulation）都挂在这里。中部三维视图用于查看层叠结构、选中网络高亮、观察电源平面形状与过孔分布。右侧面板随选中对象变化，例如选中网络后显示其所属电源域、走线/平面归属、直流电阻估算等。
对多电源轨仿真而言，最常用的入口是工程树中的 Nets 与 Layer Stackup。前者决定哪些网络参与PDN分析，后者决定平面电容、介质厚度与参考平面关系。建议在导入后先不急于建仿真，而是按“叠层→材料→网络→电源域”的顺序逐项确认。
二、材料库与叠层设置
材料库（Material Library）中需要关注三类参数：导体（铜）的电导率或电阻率、介质（FR-4、高频板材等）的相对介电常数 Dk 与损耗角正切 Df、以及可能的磁性材料。对电源完整性而言，低频段主要受铜箔电阻与平面结构影响，高频段则受介质Dk/Df影响。示例：FR-4在1MHz下Dk≈4.3、Df≈0.02；若实际使用的是中Tg或高频板材，应替换为对应值，否则平面谐振频率会偏移。
叠层设置要逐层核对：层名、层类型（信号/电源/混合）、铜厚（如1oz=35μm）、介质厚度、介质材料。特别注意电源平面与地平面之间的介质厚度，它直接决定平面电容 C = ε0·εr·A/d。例如一块100mm×80mm的电源-地平面，介质为FR-4、厚度0.1mm，则平面电容约为 8.854e-12×4.3×0.008/0.0001 ≈ 3.0nF，这个量级在低频去耦中不可忽略。叠层顺序错误会导致参考平面错位，进而使回流路径和平面谐振完全失真。
三、导入PCB/封装模型
SIwave支持导入多种格式：ANSYS EDB、Allegro .brd、ODB++、IPC-2581、Gerber+钻孔等。推荐优先使用ODB++或IPC-2581，因为它们携带完整的叠层、网络、元件和材料信息，能减少手动修补。导入时需注意单位（mil/mm）、层映射、网络映射和元件映射。若导入后出现网络丢失或层错位，通常是因为格式转换时层名未对齐。
封装模型（如BGA封装、芯片封装）可以单独导入并与PCB模型合并，也可以作为独立模型分析。多电源轨场景下，封装内的电源/地网络需要与PCB上的对应网络正确连接，否则PDN路径会断开。导入后应检查：电源网络是否连通到平面、过孔是否落在焊盘上、是否有悬空网络。
导入检查清单（示例）：
1. 单位：确认导入单位与设计一致（mil 或 mm）
2. 叠层：层数、层序、铜厚、介质厚度与厂商叠层图一致
3. 网络：电源/地网络全部存在，无多余或缺失
4. 元件：关键去耦电容、电源芯片、负载芯片均已识别
5. 连接：电源网络与平面、过孔、焊盘连通性正常
6. 材料：铜与介质参数已按实际板材设置四、多电源轨网络的识别与命名规范
多电源轨系统的典型网络包括：VCC_CORE、VCC_IO、VCC_DDR、VCC_AUX、VDD_CPU、VDD_GPU、GND等。SIwave导入后，需要把这些网络识别为电源网络或地网络，并划分到不同的电源域（Power Domain）。识别方式有两种：一是按网络名自动识别（如包含VCC、VDD、GND等关键字），二是手动指定。自动识别方便但容易误判，例如把VREF、VTT等参考电压网络误认为电源网络，因此建议自动识别后逐项复核。
命名规范直接影响后续仿真配置的可读性和可维护性。建议统一采用“电压域_功能_电压值”的格式，例如 VDD_CORE_0V9、VDD_IO_1V8、VDD_DDR_1V2。地网络统一为 GND 或 AGND/DGND 并明确分割。命名规范一旦确定，应在整个项目中保持一致，避免同一电源域出现多个别名。
五、工程准备的实际检查与常见问题
完成上述步骤后，建议做一次“空跑”检查：不设置任何仿真，直接在三维视图中高亮每个电源网络，确认其平面完整、过孔连通、没有断裂。常见问题包括：电源平面被分割后未正确桥接、去耦电容未绑定到对应电源域、地平面被误分割导致回流路径中断。这些问题在仿真前发现，远比在结果异常后再回头排查要高效。
另一个容易被忽略的点是单位一致性。若导入时单位选错，叠层厚度和平面尺寸会整体缩放，导致平面电容和阻抗结果完全错误。建议在导入后立即检查一个已知尺寸的平面或焊盘，确认其尺寸与设计一致。
最后，命名规范不是形式主义。当项目中有十几个电源轨时，统一的命名能让仿真配置、结果对比和问题定位都变得清晰。建议在项目初期就确定命名规则，并在整个团队中执行。完成本节准备后，后续的PDN阻抗扫描、直流压降分析和去耦电容优化才有可靠的基础。