4. 端口与激励设置签核要点

端口与激励设置是 HFSS 射频项目签核中最容易被“跑通即放过”的环节。仿真能收敛、S 参数曲线平滑，并不代表端口定义正确。端口类型选错、参考面位置不当、去嵌入方向反了，都会让结果在物理上完全失真，而求解器不会报错。本节围绕波端口、集总端口、Floquet 端口、差分端口四类激励，以及端口阻抗、参考面、去嵌入、校准与常见错误，梳理签核时必须逐项确认的要点。

一、四类端口的适用边界

波端口（Wave Port）用于外部端口，其端口面必须位于求解区域的边界上，且端口面外是理想导体或辐射边界之外的“外部世界”。波端口自带模式计算，能给出该传输线的特征阻抗与传播常数，适合微带、带状线、同轴、波导等有明确传输线结构的馈电。签核要点：端口面尺寸需足够大，通常要求端口边界距导体边缘不小于 4～5 倍介质厚度，否则高次模被截断，Z0 与 S 参数都会偏移。

集总端口（Lumped Port）用于内部端口，端口面位于求解区域内部，通过一个矩形面加积分线定义电压方向与电流路径。它适合芯片焊盘、键合线、集总元件接入、天线馈点等无法用规则传输线描述的位置。签核要点：集总端口必须配合“端口阻抗”使用，且积分线方向决定电压极性；若积分线画反，S21 相位会整体翻转 180°。

Floquet 端口用于周期结构，如频率选择表面、超表面、相控阵单元。它基于 Floquet 模式展开，配合主从边界（Master/Slave）或晶格对（Lattice Pair）使用。签核要点：Floquet 端口的扫描角（Theta/Phi）必须与主从边界的相位差一致；若单元不是正入射，需确认扫描角设置与边界相位匹配，否则反射系数会随角度出现非物理振荡。

差分端口用于差分对，如差分微带、差分过孔、LVDS 链路。HFSS 中通常用两个波端口或集总端口加“差分对”定义，得到差模 Sdd 与共模 Scc。签核要点：差分端口的参考阻抗是差模 100 Ω 还是单端 50 Ω，必须在端口设置中明确；终端线（Terminal Line）的极性要与差分对定义一致，否则 Sdd 与 Scc 会互换。

二、端口阻抗与参考面

端口阻抗决定了 S 参数归一化的基准。波端口默认按模式计算 Z0，但工程中常需手动指定，例如同轴 50 Ω、差分 100 Ω。若端口阻抗与测试系统不一致，S11 的幅度会整体偏移，回波损耗看起来“变好”或“变差”，但物理意义已经改变。签核时应确认：每个端口的 Z0 是否与链路预算、测试仪器、数据手册一致；差分端口是否分别设置了差模与共模阻抗。

参考面（Reference Plane）是 S 参数相位的零点。HFSS 默认把参考面放在端口面上，但实际器件往往离端口有一段传输线。若不去嵌入，测得的相位包含这段线的延迟，群时延会被高估。签核要点：明确参考面定义在端口面还是器件面；若在器件面，必须通过去嵌入把参考面移到器件边缘。

三、去嵌入设置

去嵌入（De-embedding）用于扣除端口到器件之间的传输线、焊盘、过孔等寄生。HFSS 提供两种方式：一是使用“Deembed”功能，直接输入长度与端口阻抗，由求解器按传输线公式扣除；二是使用“端口平移”（Port Translation），把参考面沿传输线移动指定距离。签核要点：

• 去嵌入长度必须与版图实测一致，误差 0.1 mm 在 10 GHz 下约产生 1.2° 相位误差；
• 去嵌入方向必须从校准面指向器件面，方向反了相位会加倍而非抵消；
• 若传输线不是理想 TEM，去嵌入需配合有效介电常数，否则相位斜率不准；
• 去嵌入后应检查 S11 是否在带内出现非物理的周期性纹波，若有则说明长度或 Z0 设置有误。

四、端口校准与常见错误排查

端口校准的本质是确认“端口面—参考面—器件面”三者关系正确。签核时可按以下顺序排查：

端口与激励设置的签核，最终要回答三个问题：端口类型是否匹配物理馈电方式？参考面是否落在需要验收的位置？阻抗与极性是否与测试和链路预算一致？把这三问固化为检查项，比反复调求解设置更能保证射频项目交付的可信度。