1. CPO光电封装热机械协同仿真导论
共封装光学（Co-Packaged Optics，CPO）把光引擎从可插拔模块搬到交换芯片或计算芯片的近旁，用基板级互连替代面板到芯片的长距离电通道。它带来的直接收益是每比特功耗和插入损耗的下降，但代价是把原本分属"光模块"和"封装"两个世界的热、力、光、电问题压缩进同一块封装体内。本课程讨论的正是这个压缩过程里最难处理的一类问题：热与机械的耦合，以及如何用协同仿真在流片和封装打样之前把它们算清楚。
从可插拔光模块到共封装：演进动因
传统可插拔方案中，光模块插在面板笼子里，电信号要经过 PCB 走线、连接器、金手指才能到达 SerDes，28 GBaud 以上时这条通道的损耗和均衡开销迅速上升。CPO 把光引擎（OE）通过 2.5D 中介层或高密度基板直接与 ASIC 相邻放置，电通道缩短到毫米级，SerDes 可以用更低的驱动摆幅工作。以 51.2T 交换容量为例，若采用 8×6.4T 光引擎布局，单引擎功耗约 15～20 W，整机光引擎总功耗可达 120～160 W，这些热量必须从不足 100 mm² 的芯片面积上导出。
演进路径大致是：可插拔 → 板载光学（OBO）→ 2.5D 共封装 → 3D 共封装/光中介层。每前进一步，光电互连密度提高，但热流密度和热机械应力也同步上升。理解这条路径，是理解后续所有仿真需求的前提。
热机械挑战的物理来源
CPO 封装内部同时存在几类材料：硅光子芯片（SiPh）、CMOS 驱动/TIA、光纤阵列单元（FAU）、微透镜、环氧或玻璃基板、金属热沉。它们的线膨胀系数（CTE）差异显著：硅约 2.6 ppm/℃，玻璃基板约 3～8 ppm/℃，有机基板可达 12～17 ppm/℃，焊料和底部填充胶则在 20 ppm/℃ 以上。当结温从 25℃ 升到 85℃ 时，60℃ 的温差在 10 mm 跨度上可产生数十微米的相对位移。
这些位移会引发三类后果：一是光纤与光栅耦合器的对准偏移，单模光纤对准容差通常在亚微米量级，0.5 μm 的横向偏移就可能带来 1 dB 以上的耦合损耗；二是焊点与中介层的疲劳开裂，尤其在高低温循环下；三是封装翘曲导致的光学面形变化和贴装应力。更麻烦的是，热、力、光三者互相反馈：温度升高改变材料折射率和结构尺寸，进而改变耦合效率，而耦合效率下降又可能改变局部发热分布。
协同仿真的对象与耦合链
所谓协同仿真，是指把热分析、结构力学分析、光学分析在统一的几何模型和边界条件下联合求解，而不是各自独立算完再手工传递结果。典型的数据流是：电-热耦合给出芯片功耗分布 → 热仿真得到温度场 → 热结果作为体载荷输入结构仿真 → 结构仿真输出位移和应力 → 位移映射到光学模型计算耦合效率 → 若耦合效率不达标，调整布局或材料后重新迭代。
下面这张图给出本节最需要看清的对象关系：从功耗输入到光学性能判据的完整耦合链，以及每一步的输入、输出和关键参数。
课程任务全景
本课程围绕"建模—耦合—判据—迭代"四个环节展开，最终目标是让学习者能够独立完成一个 CPO 封装从功耗输入到光学性能判据的完整协同仿真流程。具体任务包括：
- 几何与材料建模：建立包含 SiPh、驱动芯片、FAU、基板、热沉的多层封装模型，赋予各层 CTE、杨氏模量、泊松比、热导率等参数。
- 热分析：施加功耗边界和散热条件，求解稳态与瞬态温度场，提取结温和热梯度。
- 结构分析：以温度场为体载荷，计算位移、翘曲和应力，重点关注光纤-光栅界面的相对位移。
- 光学映射：把位移结果映射到光学模型，计算耦合效率随温度的变化曲线。
- 判据与迭代：对照温度、位移、光学损耗、可靠性四类判据，判断是否需要调整设计并重新迭代。
为什么必须协同，而不是各自为战
如果热、力、光各自独立分析，最常见的失败模式是：热仿真给出 82℃ 的结温，看起来满足 85℃ 判据；结构仿真用均匀温度加载，得到 0.3 μm 位移，看起来也满足 0.5 μm 判据；但实际封装中温度分布并不均匀，光引擎局部热点可能比平均温度高 15～20℃，对应位移可能翻倍，耦合损耗超标。协同仿真的意义就是把这种"各自合格、合起来不合格"的情况提前暴露出来。
另一个必须协同的原因是边界条件的相互依赖。热仿真的对流边界取决于封装外形，而外形又受结构翘曲影响；结构仿真的约束条件取决于贴装工艺，而工艺温度曲线又由热设计决定。这些依赖关系无法通过单向传递完整表达，只能在迭代中逐步收敛。