2. ESD事件与系统级应力
做系统级ESD耦合路径分析，第一步不是急着画路径，而是先弄清楚“应力到底长什么样、从哪里进来”。很多工程师把ESD简单理解成“打一下”，但不同模型产生的电流波形、上升时间、峰值和持续时间差异极大，耦合路径的响应也完全不同。本节把四种最常见的ESD应力模型放在同一坐标系下对比，并明确整机端口的注入点，为后续路径分析建立统一的参照。
一、四种ESD模型的核心差异
人体模型（HBM）是最经典的器件级模型。它把人体等效为约100 pF电容串联1.5 kΩ电阻，放电电流峰值通常在几百毫安到1 A量级，上升时间约2～10 ns，持续时间可达数百纳秒。HBM主要用于IC引脚级的敏感度评估，能量小、上升沿相对缓，对整机端口耦合的威胁有限，但它是理解ESD基础波形的起点。
机器模型（MM）把金属工具、机械臂等等效为约200 pF电容，回路电阻极低（通常小于1 Ω），因此放电电流峰值可达数安培，上升时间约1～5 ns，振荡明显。MM的破坏性通常比HBM更强，因为它几乎没有限流电阻，但同样属于器件级测试范畴。
带电器件模型（CDM）描述的是器件自身带电后对地放电。器件先通过摩擦或传输过程积累电荷，等效电容约1～10 pF（封装越小越小），然后通过引脚对地瞬间放电。CDM的上升时间极短，可低至100～300 ps，峰值电流可达数安培，是先进封装芯片最危险的模型之一。它的特点是“器件是源，不是受害者”，这与HBM/MM的视角正好相反。
IEC 61000-4-2是系统级测试标准，也是整机ESD分析的主战场。它定义接触放电和空气放电两种方式，典型等级为±2 kV、±4 kV、±6 kV、±8 kV接触放电。其等效电路为150 pF电容串联330 Ω电阻，上升时间约0.7～1 ns，峰值电流在4 kV接触放电时约15 A，8 kV时约30 A。与HBM相比，IEC波形的上升沿快一个数量级，峰值高一个数量级，持续时间约60 ns，是真正考验整机端口和耦合路径的应力。
二、应力注入点与整机端口的对应关系
IEC 61000-4-2 的测试布置决定了应力注入点。接触放电时，放电枪直接接触整机可触及的金属部件，例如螺钉、连接器外壳、金属装饰件、USB屏蔽壳等。空气放电时，放电枪靠近绝缘缝隙、按键、显示屏边缘等位置，通过空气击穿注入。两种方式的注入点不同，耦合路径也完全不同。
整机端口可以按“可触及性”和“传导能力”两个维度分类。第一类是直接传导端口：金属外壳、连接器屏蔽层、接地螺钉。ESD电流直接流入这些点，再通过机内接地网络分配到各电路。第二类是间接耦合端口：塑料缝隙、按键孔、显示屏边缘。放电电流不直接进入，而是通过电场或磁场耦合到内部线缆或PCB走线。第三类是线缆端口：USB、HDMI、电源线等。这些线缆既是注入点，也是辐射和传导的出口，往往成为耦合路径中最长、最复杂的一段。
实际测试中，同一个整机在不同端口注入相同电压，失效阈值可能相差数倍。例如某工业控制器在金属外壳螺钉处可承受±8 kV接触放电，但在USB屏蔽壳处±4 kV就出现通信中断。原因在于USB屏蔽壳直接连接到内部PCB的地平面，而该地平面与信号地之间的连接阻抗较高，ESD电流在PCB上产生地弹，导致接口芯片误判。这说明注入点选择必须覆盖所有可触及端口，不能只测一个“代表点”。
三、从波形到路径：如何建立分析参照
拿到IEC波形后，不要只记峰值。真正影响耦合路径的是三个参数：上升时间 tr、峰值电流 Ip、持续时间。上升时间决定高频分量。IEC波形 tr≈0.7～1 ns，对应频谱主瓣可延伸到约350～500 MHz，这意味着PCB上的短走线、连接器引脚、线缆屏蔽层的小孔都会成为有效天线。峰值电流决定欧姆压降和地弹幅度。8 kV接触放电时 Ip≈30 A，若接地路径阻抗为0.1 Ω，地弹就达3 V，足以让3.3 V逻辑误翻转。持续时间决定能量沉积，影响热效应和二次击穿。
建立分析参照时，建议把IEC波形分解为“快沿”和“慢尾”两部分。快沿部分（前几纳秒）主要走最小电感路径，即沿着屏蔽层、地平面、连接器外壳流动；慢尾部分（几十纳秒）则可能通过较长的线缆和机内走线。耦合路径分析要分别追踪这两条路径，而不是笼统地画一条线。
四、常见误区与判断依据
第一个误区是“只关注电压等级，忽略放电方式”。同一电压下，接触放电和空气放电的电流波形差异很大。空气放电受湿度、接近速度、电极形状影响，重复性差，但峰值可能更高。判断依据是：接触放电用于可重复的定量分析，空气放电用于模拟实际使用中的非接触放电，两者都要做，但分析路径时以接触放电波形为基准。
第二个误区是“把HBM结果直接套到整机”。HBM的上升时间比IEC慢一个数量级，峰值低一个数量级，它只能说明器件引脚抗扰度，不能代表整机端口在IEC应力下的表现。整机分析必须以IEC 61000-4-2为基准，HBM/MM/CDM用于解释器件级失效机理。
第三个误区是“忽略CDM在整机内的等效”。整机内部的可插拔模块、带电器件在插拔过程中可能发生CDM放电。例如热插拔板卡在插入瞬间，板卡上的电容通过连接器引脚对机壳放电，上升时间极快，可能直接击穿接口芯片。分析整机耦合路径时，需要把CDM作为内部二次应力的来源之一，而不仅仅是器件级测试模型。
总结来说，本节的核心是建立“模型—波形—端口—路径”的对应关系。HBM、MM、CDM用于理解器件级应力的来源和量级，IEC 61000-4-2用于定义整机级应力的波形和注入方式。整机端口按可触及性和传导能力分类，每个端口都要单独记录注入响应。只有把应力波形和注入点对齐，后续的耦合路径分析才有可靠的输入。