4. 直流压降仿真（IR Drop）

直流压降，圈里人常叫它 IR Drop。说白了，就是电流流过电源分配网络时，在走线、过孔、平面这些路径上产生的电压损失。

我记得刚入行那会儿，总觉得只要电源平面铺得够大，IR Drop 就不会有问题。结果有一次做一块 12 层板的仿真，核心供电在远端掉了将近 80mV。板子回来后，FPGA 在高温下频繁报错，查了整整两周才定位到是远端电压不够。从那以后，我对直流压降再也不敢掉以轻心了。

4.1 直流仿真原理

直流压降仿真，本质上是在求解一个三维电阻网络。你想想看，PCB 上的电源平面、走线、过孔，都可以等效成一个个电阻。电流从 VRM 流出，经过这些电阻到达负载，沿途就会产生压降。

仿真工具是怎么算的？

• 网格剖分：把电源/地平面切成成千上万个微小网格
• 电阻矩阵：每个网格都有对应的方块电阻值
• 电流注入：在 VRM 位置设置电压源，在负载位置设置电流源
• 求解线性方程组：用有限元法或有限差分法算出每个节点的电压

这里有个关键参数——方块电阻（Sheet Resistance）。

铜厚（oz）	方块电阻（mΩ/sq）	典型应用
0.5 oz	1.0	内层信号层
1 oz	0.5	电源/地平面
2 oz	0.25	大电流层

公式很简单：R = R_sheet × (L/W)。L 是电流路径长度，W 是走线宽度。嗯，这里要注意，温度对电阻率影响很大。铜的电阻温度系数大约是 0.0039/°C。我一般仿真时都会把温度设到 85°C 或 105°C，留够余量。

4.2 电流密度分析

电流密度，单位是 A/mm² 或 A/mil²。它告诉你：这条路径上电流挤不挤。

为什么会关心这个？两个原因：

1. 电迁移风险：电流密度超过铜的承载能力，铜原子会被「吹走」，形成空洞甚至断路
2. 局部过热：电流密度大的地方，焦耳热集中，可能导致 PCB 局部温度飙升

我见过最典型的案例，是一块服务器主板的 12V 电源层。设计时觉得 2oz 铜够用了，结果仿真发现有个过孔密集区，电流密度飙到了 35 A/mm²。板子跑满载时，那个区域温度比周围高了 15°C。后来加了两个过孔阵列才解决。

电流密度分析时，我一般关注这几个点：

• 过孔瓶颈：过孔的通流能力远不如平面，尤其是小孔径过孔
• 平面缩颈：电源平面被信号走线割开的地方
• 连接器引脚：电源连接器的每个引脚分摊了多少电流
• BGA 焊盘：BGA 区域的电源焊盘密度是否足够

4.3 电压降分布与热点识别

电压降分布，说白了就是一张「电压地图」。从 VRM 端到负载端，电压从高到低，颜色从红到蓝。我习惯把目标电压的 3% 作为阈值——低于这个值的区域，就是热点。

热点识别，我有一套自己的流程：

1. 设置阈值：比如核心供电 1.0V，3% 就是 30mV。低于 0.97V 的区域标红
2. 查看最差路径：从 VRM 到最远负载，电流是怎么走的
3. 检查分支不均：多个负载并联时，离 VRM 近的吃得多，远的吃得少
4. 定位瓶颈：哪个过孔、哪段走线压降最大

这里我画了一张直流压降仿真的核心逻辑图，帮你理清思路：

实际仿真时，我习惯先跑一次全局仿真，看看整体分布。然后针对热点区域，做局部加密网格，把精度提上去。这样做的好处是——全局仿真快，局部仿真准。

4.4 仿真与实测对标要点

仿真做得再漂亮，最终还是要跟实测对标的。我总结了几条对标准则：

• 测点位置要一致：仿真时 probe 放在哪个焊盘，实测时探针就要扎在同一个位置
• 电流条件要一致：实测时负载电流要跟仿真设置完全一样，差 100mA 都不行
• 温度要记录：仿真时设了 85°C，实测时板子温度是多少？温差 10°C，压降能差 3~5mV
• VRM 输出要实测：仿真时假设 VRM 输出 1.0V，实际可能只有 0.995V，这个偏差要扣掉

我记得有一次，仿真结果显示压降 45mV，实测却只有 38mV。查了半天，发现是仿真时把过孔电阻算大了——实际过孔镀铜比规格书厚了 0.2oz。从那以后，我每次仿真前都会跟 PCB 厂确认实际铜厚和过孔镀层厚度。

直流压降仿真，说难不难，说简单也不简单。关键是把原理吃透，把参数设准，把热点找出来。做到这三点，你的 PDN 设计就稳了一大半。