4、电源管理单元：PMIC、LDO、DC-DC在sleep mode中的作用与选型
在Edge AI设备的待机功耗优化中，电源管理单元（PMU）是决定系统“睡眠深度”与“唤醒代价”的核心硬件基础。sleep mode并非简单地将CPU挂起，而是需要一套完整的电源树协同策略：在深度睡眠时，PMIC负责切断或降低非必要电源轨，LDO为始终保持供电的敏感模块（如RTC、SRAM保持电路、唤醒逻辑）提供低噪声、低静态电流的电源，而DC-DC转换器则在高效率与快速瞬态响应之间取得平衡。本章将深入剖析这三类电源器件在sleep mode中的角色分工、关键选型参数以及工程落地中的常见陷阱。
上图展示了Edge AI设备在sleep mode下的典型电源树架构。PMIC作为电源管理的中枢，接收来自SoC的睡眠控制信号，并协调DC-DC与LDO的开关时序。在深度睡眠阶段，DC-DC通常被关闭或切换到轻载模式，而LDO则继续为保持域供电。理解这一架构是进行器件选型和功耗优化的前提。
4.1 核心原理：三类电源器件的睡眠特性
PMIC、LDO和DC-DC在sleep mode中的行为差异，源于其工作原理的根本不同。PMIC是集成化的电源管理控制器，它内部集成了多个LDO、DC-DC以及逻辑控制电路，能够根据系统状态动态切换电源轨。在sleep mode下，PMIC的核心价值在于其超低静态电流（Iq）和灵活的电源域管理能力。例如，一颗优秀的PMIC在待机模式下的总静态电流可以低至2µA以下，同时仍能保持对唤醒引脚的监听。
LDO（低压差线性稳压器）的工作原理是通过调整内部MOS管的导通电阻来维持稳定的输出电压。其优势在于输出纹波极小、噪声低，非常适合为模拟电路、RTC、SRAM等对电源质量敏感的模块供电。在sleep mode中，LDO的静态电流（通常为1µA~10µA）成为系统待机功耗的主要组成部分。选型时需重点关注其接地电流（Ground Current），而非仅仅看最大输出电流。
DC-DC转换器（尤其是Buck降压器）利用电感储能实现高效率的电压转换。在重载时效率可达90%以上，但在轻载或空载时，其开关损耗和驱动损耗会导致效率急剧下降。现代DC-DC芯片引入了PFM（脉冲频率调制）模式或Burst Mode，在轻载时自动降低开关频率，从而将静态电流控制在10µA~50µA之间。然而，即使如此，DC-DC的静态电流通常仍高于LDO，因此在深度睡眠时，除非需要为高电流负载供电，否则应优先关闭DC-DC。
| 器件类型 | 静态电流(Iq)典型值 | 输出纹波 | 效率(轻载) | sleep mode角色 |
|---|---|---|---|---|
| PMIC | 1µA~5µA（整体） | 取决于内部LDO/DC-DC | 中 | 电源状态控制、时序管理、唤醒源检测 |
| LDO | 0.5µA~10µA | 极低（<50µVrms） | 低（线性调整） | 保持域供电（RTC、SRAM、唤醒逻辑） |
| DC-DC | 10µA~50µA（PFM模式） | 中（>10mVpp） | 高（>85% @1mA以上） | 主数字域供电（可关闭或降频） |
关键设计原则：在sleep mode下，应遵循“能关则关，能降则降”的原则。对于需要保持供电的模块，优先选择LDO；对于需要高效率的活跃状态，使用DC-DC；而PMIC则负责统筹全局，确保电源轨的切换不会引起系统异常。
4.2 判断方法与选型流程：从功耗预算到器件落地
选型不能仅凭数据手册的“静态电流”一栏，必须结合系统的实际睡眠场景进行综合评估。以下是标准化的选型判断流程：
- 建立睡眠功耗预算：首先明确目标待机功耗（例如，电池供电的传感器节点要求10µA以下）。然后列出所有在睡眠时仍需工作的模块（RTC、唤醒定时器、保持SRAM、可选的外部中断监听），并估算其电流需求。
- 划分电源域：根据“保持域”和“关断域”将系统电源轨分类。保持域通常包括：RTC电源（1.8V）、备份SRAM电源（1.2V或1.8V）、唤醒逻辑电源（1.8V或3.3V）。关断域包括：主CPU核心、DDR内存、外设I/O、传感器供电等。
- 评估PMIC的集成度：检查PMIC是否包含足够的LDO通道来覆盖保持域，以及其待机模式下的总Iq是否满足预算。例如，TI的TPS62840等超低Iq PMIC在待机时仅消耗约360nA，非常适合电池供电设备。
- LDO选型要点：关注LDO的
Ground Pin Current（接地电流）在空载时的数值。选择具有“自动放电”功能的LDO，确保在关闭时输出电容能快速放电，避免SoC引脚悬空导致漏电。 - DC-DC选型要点：确认DC-DC是否支持强制PWM和PFM模式切换。在sleep mode下，应通过I2C或GPIO将其置于PFM模式，并确认其最小占空比是否会导致输出电压过冲。同时，关注其关断电流（Shutdown Current），通常要求小于1µA。
实战提示：不要忽略电源轨的“爬坡速率”（Slew Rate）。在从sleep mode唤醒时，如果DC-DC或LDO的启动时间过快，可能导致SoC内部闩锁；过慢则会导致系统复位失败。PMIC的时序配置应确保所有电源轨在SoC释放复位信号前达到稳定。
4.3 案例拆解：智能门锁的睡眠功耗优化实战
某智能门锁产品使用ESP32-S3作为主控，配备指纹模块、Wi-Fi模块和电机驱动。初始待机功耗高达180µA，导致4节AA电池（2000mAh）仅能维持约14个月，远低于产品定义的24个月目标。我们通过电源管理单元的重新选型与配置，将待机功耗降至12µA。
初始现象与约束：系统在深度睡眠时，ESP32-S3的RTC域需要1.8V供电（约5µA），指纹模块的待机电流为15µA（但可通过GPIO完全断电），Wi-Fi模块需要3.3V供电（待机时关闭）。原设计使用一颗TPS63020 DC-DC（静态电流约50µA）为所有模块供电，导致基础功耗过高。
分析判断过程：通过电流探头测量发现，DC-DC在PFM模式下的Iq为45µA，占据了总功耗的25%。而ESP32-S3的RTC域仅需5µA，使用DC-DC供电是极大的浪费。此外，指纹模块的供电轨在睡眠时未完全切断，存在漏电路径。
实际操作步骤：
- 将电源树重构为：电池（3.7V）→ PMIC（AXP192）→ 输出两路LDO（1.8V/3.3V）和一路DC-DC（用于电机驱动）。
- 在sleep mode下，通过PMIC的GPIO控制，将DC-DC和3.3V LDO完全关闭（Shutdown电流<0.1µA），仅保留1.8V LDO为ESP32-S3的RTC域供电。
- 指纹模块的供电改为由PMIC的负载开关控制，在睡眠时断开，实测漏电从15µA降至0.2µA。
- 配置PMIC的唤醒源为外部按键中断和RTC定时器，唤醒后依次启动3.3V LDO和DC-DC，延时10ms后释放ESP32-S3的复位。
结果对比：优化后待机电流降至12µA（其中LDO Iq为3µA，PMIC自身Iq为5µA，RTC域消耗4µA）。电池寿命提升至约19个月，接近目标。虽然未完全达到24个月，但通过进一步选用Iq更低的LDO（如TPL903217，Iq为0.5µA）可再降低2µA。
风险与代价：PMIC的引入增加了BOM成本约0.8美元，且需要额外的固件驱动来管理电源状态。此外，LDO的压差（Dropout Voltage）在电池电压低于3.3V时可能导致输出不稳定，因此需选择低压差LDO（如200mV@100mA）。
复盘经验：在Edge AI设备中，“关断”比“降压”更有效。对于非核心模块，应使用负载开关或PMIC的电源轨控制彻底切断电源，而不是依赖其内部的低功耗模式。同时，PMIC的选型应优先考虑其待机模式下的总Iq，而非最大输出电流。
4.4 常见误区与总结复盘
在电源管理单元的选型与设计中，工程师常陷入以下误区：
- 误区一：只看数据手册的“静态电流”而忽略“关断电流”。许多DC-DC标称Iq为10µA，但其关断电流可能高达5µA，在需要完全断电的场景下会带来额外损耗。
- 误区二：所有电源轨都使用LDO。虽然LDO无开关噪声，但其效率在压差较大时极低（例如从3.7V降至1.2V，效率仅32%），导致电池能量大量转化为热量，缩短续航。
- 误区三：忽略PMIC的“唤醒响应时间”。某些PMIC从睡眠到唤醒需要数百微秒，若SoC的唤醒中断等待时间过长，可能导致事件丢失。
- 误区四：未考虑输出电容的漏电。在sleep mode下，输出电容（尤其是陶瓷电容）的漏电虽然微小，但在高湿度环境下可能增加数微安，应选择低漏电的X7R或C0G材质。
总结：sleep mode下的电源管理单元设计，本质上是“用最小的能量维持系统的感知能力”。PMIC负责策略，LDO负责保底，DC-DC负责高效。选型时，应基于实际睡眠电流分布进行量化分析，而非凭经验堆砌器件。建议在原型阶段使用电流探头或功耗分析仪（如Joulescope）测量各电源轨的实时电流，以验证PMIC的时序配置是否真正实现了“零漏电”的睡眠状态。最终，一个优秀的电源管理设计应做到：睡眠时电流以µA计，唤醒时响应以µs计，工作时效率以%计。