数字滤波器基础：FIR与IIR滤波器原理、差分方程、频率响应、稳定性与相位特性对比

在CMSIS-DSP软件框架中，FIR（有限脉冲响应）与IIR（无限脉冲响应）滤波器是信号调理与特征提取的核心算子。两者在数学表达、计算结构、频域行为以及数值稳定性上存在本质差异，直接决定了它们在嵌入式实时系统中的选型策略。本章从差分方程出发，系统梳理两类滤波器的原理框架，并围绕频率响应、相位线性度与稳定性展开对比，为后续基于CMSIS-DSP的链路性能优化奠定理论基础。

上图从工程视角给出了FIR与IIR在CMSIS-DSP环境下的核心对比维度。接下来，我们将逐一拆解其数学本质与实现含义。

2.1 FIR滤波器：原理、差分方程与线性相位特性

2.1.1 核心原理与差分方程

FIR滤波器的输出仅依赖于当前及过去有限个输入样本，不存在输出到输入的反馈路径。其N阶（长度为N）差分方程定义为：

y[n] = b[0]·x[n] + b[1]·x[n-1] + ... + b[N-1]·x[n-N+1]

其中b[k]为滤波器系数（即脉冲响应h[k]），N为抽头数。由于脉冲响应在N个采样周期后衰减为零，系统天然稳定。在CMSIS-DSP中，arm_fir_f32函数采用直接I型结构，通过循环缓冲管理延迟线，每次采样仅需N次乘加（MAC）操作。

2.1.2 频率响应与相位线性

对差分方程做Z变换，得到传递函数H(z)=Σb[k]·z⁻ᵏ。当系数满足偶对称（h[k]=h[N-1-k]）或奇对称时，滤波器具有严格线性相位。这意味着所有频率分量的延迟一致，波形不失真。例如，一个15阶低通FIR，通带内群延迟恒为7个采样周期。线性相位特性在生物电信号处理（如ECG去噪）、音频交叉滤波器中至关重要，因为相位畸变会破坏波形形态。

2.1.3 案例拆解：心电信号50Hz工频陷波

假设采样率fs=500Hz，需要消除50Hz工频干扰，同时保留QRS波群（主要能量在0.5-40Hz）。设计一个128阶带阻FIR：

• 约束条件：通带纹波<0.1dB，阻带衰减>60dB，线性相位。
• 设计过程：使用窗函数法（Hamming窗），截止频率设为48Hz和52Hz。系数计算后存入查找表。
• CMSIS-DSP实现：调用arm_fir_init_f32初始化实例，在中断中逐样本调用arm_fir_f32。实测每样本耗时约2.3μs（Cortex-M4 @168MHz），满足实时性。
• 结果对比：陷波深度达58dB，QRS波形无明显畸变，基线漂移未受影响。

2.1.4 常见误区

• 误区1：认为FIR阶数越高越好。实际上阶数增加会带来更大的群延迟和计算负担，需在阻带衰减与实时性间权衡。
• 误区2：忽略系数对称性。若系数非对称，则失去线性相位优势，且CMSIS-DSP无法启用某些优化路径（如对称系数折叠）。
• 误区3：在Q15定点实现中未做饱和处理，导致溢出。应使用arm_fir_q15并配合适当的移位缩放。

2.2 IIR滤波器：原理、差分方程与稳定性分析

2.2.1 核心原理与差分方程

IIR滤波器包含反馈路径，其P阶零点、Q阶极点的差分方程为：

y[n] = Σ b[k]·x[n-k] - Σ a[k]·y[n-k]  (k=1..Q)

由于输出依赖于历史输出，脉冲响应理论上无限延伸。传递函数H(z)=B(z)/A(z)，极点位置决定稳定性。CMSIS-DSP中，IIR通常以二阶节（Biquad）级联形式实现，如arm_biquad_cascade_df1_f32，每个Biquad包含2个零点、2个极点，级联后构成高阶滤波器。这种结构对系数灵敏度低，数值稳定性好。

2.2.2 稳定性判据与频率响应

系统稳定的充要条件是所有极点位于Z平面单位圆内。对于直接I型结构，若系数a[k]量化误差导致极点偏移到单位圆外，滤波器将振荡发散。因此，工程上常采用级联Biquad形式，每级极点独立监控。频率响应方面，IIR可用较低阶数实现陡峭的过渡带，但相位响应通常非线性，群延迟随频率变化，可能引起波形失真。

2.2.3 案例拆解：语音信号高通滤波（去除直流偏置）

语音采集链路中，ADC可能引入直流偏置（约50mV）。设计一个二阶高通Biquad，截止频率20Hz，采样率8kHz：

1. 参数计算：采用Butterworth设计，得到系数：b0=0.9944, b1=-1.9888, b2=0.9944, a1=-1.9888, a2=0.9889。
2. 定点化处理：将浮点系数转换为Q15格式，注意a1接近-2，需用Q14格式存储并做双精度累加。
3. CMSIS-DSP实现：初始化arm_biquad_cascade_df1_f32，状态数组清零。逐帧处理（每帧160样本）。
4. 验证：输入1kHz正弦叠加50mV直流，输出直流分量衰减至0.3mV以下，相位延迟约0.8ms，可接受。

2.2.4 常见误区

• 误区1：直接使用高阶直接型结构（如直接II型）导致系数灵敏度高，极点偏移严重。应改用级联Biquad。
• 误区2：忽略a1系数的符号。差分方程中a[k]带负号，CMSIS-DSP的系数数组存储的是-a[k]值，容易混淆。
• 误区3：认为IIR一定比FIR高效。在相同过渡带要求下，IIR阶数低，但每阶计算包含反馈，流水线优化受限，实际吞吐量未必占优。

2.3 FIR与IIR的工程对比与选型决策

2.3.1 核心维度对比表

2.3.2 选型决策流程

1. 检查相位需求：若系统对波形保真度要求高（如振动分析、医学成像），优先FIR。
2. 评估资源预算：计算MIPS和RAM。若MCU主频有限且阶数需求高，考虑IIR。
3. 验证稳定性：IIR需在目标硬件上做极限测试（输入阶跃、正弦扫频），确认无发散。
4. 考虑多采样率：若链路包含抽取/插值，FIR的半带特性更易设计。

2.3.3 混合策略与性能优化启示

实际链路中常采用混合方案：前端用IIR做粗滤波（如直流去除），后端用FIR做精细整形。在CMSIS-DSP中，可利用arm_fir_decimate和arm_biquad_cascade_df1_f32的组合，将计算负载分散到不同采样率阶段。例如，先以IIR 4倍抽取降低数据率，再用FIR完成通道选择，总MIPS可降低约40%。