4、内存预算表核心概念：静态内存、动态内存、堆栈、模型权重、激活缓冲区、中间张量

在MCU TinyML工程中，内存预算表是连接模型架构与硬件选型的桥梁。许多开发者习惯于在PC端用“显存占用”或“模型文件大小”来估算资源需求，但MCU的内存模型截然不同——它没有操作系统级别的虚拟内存管理，所有数据都必须显式地放置在SRAM或Flash的物理地址空间中。本章将系统拆解内存预算表中的六个核心概念：静态内存、动态内存、堆栈、模型权重、激活缓冲区与中间张量，并给出可操作的度量方法与验收标准。理解这些概念，是避免运行时溢出（HardFault）、随机死机或推理结果错乱的前提。

上图展示了MCU内存的物理分区与逻辑概念之间的映射关系。在Cortex-M系列MCU中，Flash与SRAM是独立的地址空间，而内存预算表的核心任务就是精确计算SRAM的峰值占用。下面我们逐一剖析每个概念的本质、度量方法及在工程中的常见陷阱。

4.1 静态内存：程序运行期的“常驻居民”

核心原理：静态内存指在程序编译链接阶段就确定地址、在运行期间始终占用的内存区域，对应C语言中的全局变量、静态局部变量（static修饰）以及const常量（若存储在RAM中）。在嵌入式链接脚本（如GCC的.ld文件）中，静态内存被划分为两个段：.data（已初始化全局变量，初值从Flash拷贝）和.bss（未初始化或零初始化变量，上电后清零）。这部分内存的地址在链接时固定，不随函数调用或数据分配而改变。

判断与度量方法：在编译后生成的.map文件中，可以精确查到.data和.bss段的大小。例如，使用ARM GCC工具链，在编译输出中搜索：

Memory region         Used Size  Region Size  %age Used
FLASH:       128 KB    1 MB     12.50%
SRAM:         24 KB    256 KB    9.38%

其中SRAM的Used Size即为静态内存总量。需要特别注意的是，.data段既占用Flash（用于存放初值）又占用SRAM（运行时副本），而.bss段仅占用SRAM。

4.2 动态内存：灵活但危险的“堆”

核心原理：动态内存通过malloc/free或C++的new/delete在运行时从堆区分配。MCU上的堆大小由链接脚本中的_heap_size符号定义，默认情况下，堆和栈共享SRAM的剩余空间，但实际工程中强烈建议显式划分边界。动态内存的优点是灵活性高，但代价是：分配时间不确定（首次调用可能触发系统调用）、内存碎片化（频繁分配释放后产生无法利用的小空洞）、以及指针管理错误导致的野指针或内存泄漏。

操作流程与验收：在TinyML场景中，除非使用内存池（Memory Pool）技术，否则应尽量避免动态内存。若必须使用，需遵循以下流程：

1. 在链接脚本中固定堆大小，例如_heap_size = 4K；
2. 实现内存分配失败回调函数，在malloc返回NULL时记录错误日志并进入安全状态；
3. 使用静态分析工具（如Polyspace）或运行时钩子（__malloc_hook）监控峰值堆使用量；
4. 在验收测试中，连续运行推理任务1000次，观察堆水位是否稳定。

4.3 堆栈：函数调用的“临时舞台”

核心原理：堆栈（Stack）用于存储函数调用的返回地址、寄存器现场、局部变量和函数参数。在Cortex-M内核中，栈指针（SP）在复位后指向__initial_sp，栈向下增长。栈的大小由链接脚本的_Stack_Size定义，通常放置在SRAM的最高地址区域。栈溢出是MCU上最隐蔽的故障之一——它不会立即报错，而是悄悄覆盖相邻的全局变量或堆数据，导致间歇性死机或推理结果错误。

判断与度量方法：栈使用量无法在编译期精确获知，必须通过运行时测量。常用方法有三种：

• 栈填充法：在初始化时将栈区域全部填充为0xAA，运行一段时间后检查填充值被覆盖的深度；
• 任务栈水位统计：使用RTOS（如FreeRTOS）的uxTaskGetStackHighWaterMark() API；
• 硬件MPU保护：在Cortex-M3/M4上启用MPU，将栈区域设置为只读，溢出时触发MemManage Fault。

// 栈填充示例（在main函数早期执行）
#define STACK_SIZE 4096
extern uint8_t _stack_start;
extern uint8_t _stack_end;
void stack_fill_check(void) {
    uint8_t *p = &_stack_start;
    uint32_t count = 0;
    while (p < &_stack_end) {
        if (*p != 0xAA) count++;
        p++;
    }
    printf("栈已使用: %u bytes\n", count);
}

4.4 模型权重：Flash中的“大块头”

核心原理：模型权重是神经网络训练得到的参数集合，包括卷积核、全连接层矩阵、BatchNorm的均值和方差等。在MCU上，权重通常存储在Flash中，因为Flash容量远大于SRAM且掉电不丢失。权重的存储格式直接影响内存预算：FP32（4字节/参数）、FP16（2字节）、INT8（1字节）或INT4（0.5字节）。例如，一个包含100万参数的模型，FP32需要4MB Flash，而INT8量化后仅需1MB。

度量与优化方法：在内存预算表中，权重占用Flash空间，但推理时是否占用SRAM取决于架构设计：

• 直接读取Flash：CPU直接从Flash地址读取权重参与计算，不占用SRAM。这是最经济的方式，但Flash读取速度较慢（通常24MHz），可能成为性能瓶颈。
• 缓存到SRAM：将权重拷贝到SRAM再计算，速度更快但SRAM开销大。适用于权重较小（<100KB）且对延迟敏感的场景。
• 按需加载：将权重分块存储在外部Flash（如QSPI），推理时按层加载到SRAM缓冲区。适合超大模型，但需要额外的存储控制器驱动。

4.5 激活缓冲区与中间张量：SRAM的“瞬时霸主”

核心原理：激活缓冲区（Activation Buffer）是推理过程中存储每一层输出特征图的内存区域。中间张量（Intermediate Tensor）则更广泛，包括卷积的im2col重排数据、池化窗口数据、拼接操作的临时结果等。这两者共同构成了推理时的“工作集”，其大小由网络结构中最“胖”的一层决定。例如，一个输入为224×224×3的图像分类模型，第一层卷积输出为112×112×32，若使用FP32，该层激活缓冲区就需要112×112×32×4 = 1.6MB——这往往超过了MCU的SRAM总量。

规划策略：内存预算表的核心技巧是“内存复用”。由于神经网络逐层执行，前一层输出在计算完下一层后就不再需要，因此所有层的激活缓冲区可以共享同一块物理内存。具体实现方法：

1. 遍历模型所有层，计算每层输出张量的字节数；
2. 找出最大值，作为激活缓冲区的最小尺寸；
3. 对于需要额外空间的算子（如im2col），单独计算临时缓冲区需求；
4. 在代码中定义static uint8_t activation_buffer[MAX_ACT_SIZE];，所有层复用此数组。

// TensorFlow Lite Micro 中的内存规划示例
static uint8_t tensor_arena[1024 * 100]; // 100KB 统一内存池
tflite::MicroInterpreter interpreter(
    model, resolver, tensor_arena, sizeof(tensor_arena));
// 所有中间张量都在 tensor_arena 中分配，无动态内存

4.6 内存预算表的编制与验收流程

操作流程：编制一份可执行的内存预算表需要五个步骤：

1. 静态分析：从.map文件提取.data/.bss大小，从模型结构计算权重Flash占用；
2. 动态测量：使用栈填充法和堆监控钩子，在典型推理场景下记录峰值栈和堆使用；
3. 张量推演：逐层计算激活缓冲区尺寸，确定最大需求；
4. 汇总与余量：将上述各项相加，并增加15%-20%的安全余量；
5. 压力测试：在最高温、最低电压、最大输入尺寸条件下运行72小时，监控内存水位。