课程导入：学习目标、适用人群、课程整体框架与学习路径
在嵌入式AI应用开发中，MCU（微控制器）端侧推理正从“能跑通模型”走向“跑得稳、跑得快、算得准”的工程化阶段。Stack（栈）峰值测量与裁剪，是决定推理任务能否在资源受限的MCU上稳定落地的关键环节之一。栈溢出会导致系统随机崩溃、内存踩踏、推理结果异常，且极难复现与定位。本课程旨在系统性地解决这一痛点，帮助开发者掌握从测量到裁剪的完整方法论。
本课程共30章，按“原理—测量—裁剪—验证—实战”五层递进设计。第一章作为课程导入，将明确学习目标、适用人群、课程框架与学习路径，帮助读者建立全局认知，为后续章节的深入学习奠定基础。
1.1 学习目标：从“能跑”到“稳跑”的跨越
本课程的学习目标分为四个层级，层层递进，最终指向工程化落地能力。
| 目标层级 | 具体描述 | 可验证成果 |
|---|---|---|
| 认知层 | 理解MCU端侧推理的栈使用机制、峰值形成原理与溢出危害 | 能解释栈峰值与调用深度、局部变量、中断嵌套的关系 |
| 方法层 | 掌握静态分析、动态插桩、硬件保护三种栈峰值测量方法 | 能独立完成至少两种测量方法的工程实施 |
| 实践层 | 熟练运用算子级裁剪、调用链重构、缓冲区复用等优化手段 | 能将典型推理任务的栈峰值降低30%以上 |
| 工程层 | 建立栈监控、压力测试、CI回归的完整质量保障体系 | 能在量产项目中稳定运行，无栈溢出故障 |
需要特别强调的是，本课程不追求“理论上的最优”，而是追求“工程上的最稳”。在MCU资源受限的约束下，栈裁剪往往需要在性能、内存占用、代码可维护性之间做出权衡。课程将引导读者建立“量化测量—精准定位—最小改动—充分验证”的工程思维。
1.2 适用人群：谁需要这门课程
本课程面向三类核心人群，同时也适合对嵌入式AI有兴趣的进阶开发者。
- 嵌入式AI应用工程师：正在或计划在MCU上部署TensorFlow Lite Micro、CMSIS-NN、RT-Thread AI Kit等推理框架，遇到栈溢出、系统不稳定、内存不足等问题，需要系统化解决方案。
- RTOS与BSP开发工程师：负责维护FreeRTOS、RT-Thread、Zephyr等实时操作系统在MCU上的移植与优化，需要为上层AI应用提供稳定的栈空间配置与监控机制。
- 物联网产品固件负责人：产品面临内存成本压力，需要精确裁剪栈空间以降低MCU选型规格（如从512KB RAM降至256KB），同时保证推理功能不受影响。
- 硬件与软件协同设计工程师：在芯片选型阶段需要评估不同MCU的SRAM容量对AI推理任务栈需求的满足度，本课程提供的测量方法可辅助硬件选型决策。
1.3 课程整体框架：五模块递进式设计
课程内容分为五个模块，共30章，每个模块解决一个核心问题，模块之间环环相扣。
| 模块 | 章节范围 | 核心主题 | 关键产出 |
|---|---|---|---|
| 模块一：基础与原理 | 第1-6章 | MCU内存架构、栈机制、推理框架栈使用特征、溢出风险模型 | 栈使用理论模型、风险诊断清单 |
| 模块二：测量与定位 | 第7-13章 | 静态分析（链接器映射文件）、动态插桩（栈水印法）、MPU硬件保护、多工况峰值采集 | 可复用的测量工具链、峰值报告模板 |
| 模块三：裁剪与优化 | 第14-21章 | 算子级裁剪、调用链重构、全局缓冲区复用、递归消除、内联策略、编译选项优化 | 裁剪技术库、优化决策树 |
| 模块四：验证与工程化 | 第22-26章 | 压力测试构造、栈监控告警、CI/CD集成、多平台移植、文档与团队协作 | 自动化验证脚本、监控方案 |
| 模块五：综合案例实战 | 第27-30章 | 人脸检测、关键词唤醒、异常检测、量产复盘 | 完整项目案例库、经验清单 |
这种设计遵循“先理解本质，再动手测量，然后精准优化，最后保障落地”的工程逻辑。每个模块内部章节之间也有严格的依赖关系，建议读者按顺序学习，避免跳跃导致概念断层。
1.4 学习路径建议：三种模式适配不同需求
根据读者的时间预算和学习目标，我们设计了三种学习路径。
- 完整系统路径（推荐）：按章节顺序学习全部30章，每章完成课后练习与实验。预计耗时6-8周（每天2小时）。适合希望全面掌握栈优化能力的工程师。
- 快速实战路径：跳过第1-6章的基础理论（仅阅读每章末尾的“核心结论”），直接从第7章测量方法开始，重点学习第7-21章，最后完成第27章的实战案例。预计耗时3-4周。适合已有栈机制基础、急需解决当前项目问题的开发者。
- 按需查阅路径：将本课程作为工具书，遇到栈溢出问题时直接查阅对应章节。例如，遇到“栈溢出导致HardFault”时，重点阅读第8章（动态插桩法）和第15章（调用链重构）。建议先阅读第1章和第2章建立基本概念。
1.5 课程特色与学习资源
本课程区别于一般技术博客或碎片化教程，具有以下特色。
- 量化驱动：所有优化决策都基于测量数据，而非主观猜测。课程提供完整的测量工具链和数据分析方法。
- 案例闭环：每个关键技术点都配有完整的案例拆解，从问题现象、分析过程、解决方案到结果对比，还原真实工程场景。
- 风险意识：栈裁剪不是“越小越好”，课程会详细分析每种优化手段的副作用与适用边界，帮助读者做出权衡决策。
- 工程视角：不仅关注技术实现，还涵盖代码审查、团队协作、CI/CD集成等工程化话题，确保优化成果可长期维护。
课程配套资源包括：可运行的示例代码仓库、栈峰值测量脚本、案例分析数据包、常见问题FAQ。建议读者在学习过程中建立自己的“栈优化实验笔记”，记录每次测量的数据、优化措施和结果，形成个人知识库。
1.6 学习前的准备工作
为了确保学习效果，建议在开始本课程前完成以下准备工作。
| 准备项 | 具体要求 | 推荐工具/资源 |
|---|---|---|
| 硬件平台 | ARM Cortex-M4/M7/M33内核MCU开发板，SRAM≥256KB，Flash≥1MB | STM32F407、STM32H743、NXP i.MX RT1052 |
| 调试工具 | 支持硬件断点和内存查看的调试器 | J-Link、DAP-Link、ST-Link |
| 软件环境 | ARM GCC工具链（版本≥10.3）、CMake、OpenOCD或各厂商IDE | STM32CubeIDE、Keil MDK、IAR EWARM |
| 推理框架 | TensorFlow Lite Micro或CMSIS-NN（课程以TFLM为主） | GitHub官方仓库、CMSIS v5.9+ |
| RTOS（可选） | FreeRTOS或RT-Thread，用于多线程场景 | FreeRTOS Kernel V10.4+、RT-Thread v4.1+ |
完成上述准备后，读者即可开始第2章的学习。第2章将深入剖析MCU内存架构与栈机制，为后续测量和裁剪打下坚实的理论基础。建议在学习第2章时，对照自己的开发板数据手册，标注出SRAM分区、栈指针初始位置和堆空间配置，形成直观的硬件认知。