第二章 原理图与PCB审查：关键信号走线、电源完整性、地回路设计要点
原理图审查和PCB布局，说白了就是硬件设计的「照妖镜」。很多工程师觉得画完原理图就万事大吉，其实真正的坑全在后头。我见过太多板子，原理图看着完美，一上电就冒烟——问题都出在审查阶段没把好关。
这一章，咱们就聊聊审查时最该盯死的三个方向：关键信号走线、电源完整性、地回路设计。这三样搞定了，板子至少能跑起来。
2.1 关键信号走线审查
什么是关键信号？高频时钟、差分对、复位信号、中断信号、模拟敏感信号——这些线但凡走歪一点，轻则信号质量下降，重则系统直接罢工。
2.1.1 高速信号的阻抗控制
我刚开始做驱动移植时，遇到一块板子的DDR死活跑不到标称频率。查了半天，发现是PCB上时钟线的阻抗没控制好，实测只有42Ω，而DDR控制器要求50Ω。反射造成的过冲直接把数据眼图关上了。
审查时重点看这几点：
- 阻抗匹配：单端50Ω、差分100Ω是常规值，但要根据叠层和板材确认。别信默认参数，让板厂提供阻抗测试报告。
- 走线宽度与间距：微带线还是带状线？线宽直接影响阻抗。差分对内间距要保持恒定，不能忽大忽小。
- 参考平面完整：高速信号下方必须有连续的地平面。跨分割线？那是灾难。
2.1.2 差分信号走线规则
USB、以太网、LVDS、HDMI，这些差分对看着简单，审查时却最容易漏细节。
| 审查项 | 要求 | 常见问题 |
|---|---|---|
| 对内等长 | 误差 ≤ 5 mil | 蛇形绕线绕出直角，反而引入相位差 |
| 对间等长 | 误差 ≤ 50 mil（视速率而定） | 只对内等长，忽略对间差异 |
| 间距恒定 | 全程保持 2W 原则 | 过孔处间距突然拉大，阻抗突变 |
| 过孔数量 | 每对差分线过孔数一致 | 一根线打两个孔，另一根打三个 |
嗯，这里要注意：差分线换层时，过孔旁边一定要加地过孔。我见过一块板子，USB 3.0信号换层后没加回流地孔，结果眼图测试直接挂掉。
2.1.3 时钟与复位信号的特殊处理
时钟信号是板子的心跳。审查时我习惯单独拉出所有时钟线，一条一条过：
- 包地处理：时钟线两侧加地线，每隔100-200 mil打一个地过孔。别让时钟线跟其他信号线平行走太长。
- 远离板边：时钟线离板边至少5倍线宽。板边是EMI重灾区，我吃过这个亏。
- 复位信号加滤波：复位线上串一个小电阻（10-100Ω），靠近芯片端加一个10nF电容到地。防止毛刺误触发复位。
2.2 电源完整性审查
电源完整性，说白了就是保证芯片的每个电源引脚都能得到干净、稳定的电压。很多驱动问题追根溯源，其实是电源没做好。
2.2.1 去耦电容的布局与选型
去耦电容不是随便摆几个就完事的。审查时我按这个顺序来：
- 电容值组合：大电容（10-100μF）负责低频储能，小电容（0.1-1μF）负责高频去耦。不同容值的电容要搭配使用，覆盖更宽的频率范围。
- 摆放位置：小电容必须紧贴芯片电源引脚，距离不超过200 mil。远了就没效果了。
- 过孔位置：电容的电源端和地端都要就近打过孔到电源平面和地平面。我见过有人把电容放得离芯片很远，然后拉一根细线过去——那还不如不放。
- 回路面积：电源和地之间的回路面积要尽量小。电容的电源引脚和地引脚之间距离越短越好。
2.2.2 电源平面与分割
多层板设计中，电源平面是供电的骨架。审查时重点关注：
- 平面阻抗：电源平面和地平面之间的间距越小，阻抗越低，供电效果越好。4层板通常把电源和地放在中间两层，紧耦合。
- 分割线宽度：不同电压的电源平面之间需要分割，分割线宽度至少20 mil。太窄了容易击穿。
- 跨分割信号：任何信号线都不能跨越电源平面的分割线。如果必须跨，要在分割线两侧加桥接电容。
你想想看，一块板子上有3.3V、1.8V、1.2V三个电源域，如果分割没做好，信号线跨域时回流路径被切断，EMI和信号完整性问题就全来了。
2.2.3 电源纹波与噪声预算
审查原理图时，我会把每个电源轨的纹波要求列出来：
| 电源轨 | 电压 | 允许纹波 | 典型负载电流 |
|---|---|---|---|
| VCC_CORE | 1.2V | ≤ 30 mVpp | 2-5 A |
| VCC_IO | 3.3V | ≤ 50 mVpp | 0.5-1 A |
| VCC_DDR | 1.35V | ≤ 20 mVpp | 1-3 A |
| VCC_PLL | 1.8V | ≤ 10 mVpp | 50-100 mA |
如果LDO或DC-DC的输出纹波超标，要么换器件，要么加后级滤波。别指望PCB走线能帮你滤掉纹波——那是物理定律决定的。
2.3 地回路设计要点
地回路设计，是硬件调试中最容易被忽视、却又最致命的一环。我见过太多工程师，信号线画得漂漂亮亮，地回路却一塌糊涂。
2.3.1 单点接地 vs 多点接地
这个选择取决于工作频率：
- 低频电路（< 1 MHz）：用单点接地。所有地线汇到一点，避免地环路形成天线。
- 高频电路（> 10 MHz）：用多点接地。每个器件就近打到地平面，降低地阻抗。
- 混合信号电路：模拟地和数字地分开，在电源入口处单点连接。但要注意，分割线不能切断高速信号的回流路径。
2.3.2 地平面完整性
地平面越完整，回流路径越短，EMI越低。审查时重点看：
- 地平面开槽：检查所有过孔、通孔、螺丝孔是否把地平面切断了。如果必须开槽，槽宽要小于λ/20。
- 地过孔密度：高速信号换层处，至少加3-5个地过孔。我习惯在信号过孔旁边放一对地过孔。
- 散热地孔：大功率器件下方要打密集的地过孔，既散热又降低地阻抗。
2.3.3 地环路与共模噪声
地环路是EMI的元凶。审查时注意：
- 避免形成大环路：信号线和回流路径要尽量靠近。差分信号的回流路径就在差分对内部，不需要额外处理。
- 隔离接口地：外部接口（USB、以太网、RS-232）的地要通过磁珠或0Ω电阻与板内地隔离。防止外部噪声通过地线串入。
- 屏蔽接地：金属外壳要单点接地，不要形成地环路。
2.4 知识结构总览
下面这张图，把原理图与PCB审查的核心逻辑串起来了。审查时按这个顺序走，基本不会漏项。
2.5 审查实战清单
最后，给出一份我实际使用的审查清单。每次投板前，按这个列表逐项打勾：
- 叠层结构：信号层是否紧邻地平面？阻抗是否匹配？
- 关键信号：时钟、差分、复位、中断——走线是否满足规则？
- 去耦电容：每个电源引脚是否有就近电容？容值组合是否合理？
- 电源平面：分割线宽度是否足够？是否有信号线跨分割？
- 地平面：是否有开槽切断回流路径？地过孔密度是否足够？
- 接口地：外部接口的地是否隔离？屏蔽接地是否正确？
- 热设计：大功率器件下方是否有散热地孔？
嗯，这份清单我用了好几年，每次投板前过一遍，至少能避免80%的常见问题。剩下的20%，就得靠调试时慢慢发现了——那是后面章节要聊的内容。