2. 硬件接口设计：SD卡座引脚定义、电平匹配、上拉电阻选择、PCB布线要点
做嵌入式开发这么多年，我见过太多软件调通了、硬件却跑不起来的案例。说白了，SD卡读写不稳定，十有八九是硬件接口设计埋了坑。这一章咱们就把SD卡座引脚、电平匹配、上拉电阻和PCB布线这些硬骨头啃下来。
2.1 SD卡座引脚定义
SD卡座分两种常见封装：推推式和自弹式。我个人偏爱自弹式，插拔手感清晰，接触也更可靠。不过不管哪种，引脚定义基本一致。
标准SD卡有9个引脚，但实际用到的通常只有6~8个。咱们先看SD模式下的引脚定义：
| 引脚号 | SD模式名称 | SPI模式名称 | 说明 |
|---|---|---|---|
| 1 | CD/DAT3 | CS | 卡检测/数据线3（SPI片选） |
| 2 | CMD | DI | 命令/响应线（SPI数据输入） |
| 3 | VSS1 | VSS1 | 电源地 |
| 4 | VDD | VDD | 电源正（3.3V） |
| 5 | CLK | SCLK | 时钟线 |
| 6 | VSS2 | VSS2 | 电源地 |
| 7 | DAT0 | DO | 数据线0（SPI数据输出） |
| 8 | DAT1 | IRQ | 数据线1（SPI中断，可选） |
| 9 | DAT2 | NC | 数据线2（SPI未用） |
嗯，这里要注意：卡座上的机械开关引脚（CD引脚）不是标准SD规范里的，而是卡座厂商加的。我建议你把它用起来，接到MCU的外部中断上。这样卡插入或拔出时，系统能立刻感知到。
2.2 电平匹配
电平匹配是个老生常谈的问题，但也是翻车最多的地方。SD卡的工作电压范围是2.7V ~ 3.6V，典型值是3.3V。但很多现代MCU是1.8V或1.2V的内核电压，IO口可能也是1.8V。
为什么会这样？因为SD卡规范里有个电压切换机制。卡上电时工作在3.3V，如果主机支持1.8V，可以通过CMD11命令切换到1.8V模式。但很多低端MCU不支持这个切换流程。
解决电平匹配有几种方案：
- 电平转换芯片：比如TXS0108E、SN74LVC8T245。我习惯用TXS系列，自动方向检测，省心。
- 电阻分压：只适用于单向信号（如CLK、CMD输出）。用两个电阻分压，把3.3V降到1.8V。但DAT线是双向的，分压法不适用。
- 直接使用3.3V兼容的MCU：比如STM32F4系列，IO口耐压5V，输出3.3V，完美匹配。
2.3 上拉电阻选择
上拉电阻这事，说大不大，说小不小。选错了，卡可能初始化失败，或者功耗异常。
SD卡规范里明确要求：CMD、DAT0~DAT3 在SD模式下都需要上拉电阻。SPI模式下，CS、DI也需要上拉，DO可以不用。
阻值怎么选？我一般遵循这个经验：
- 10kΩ：最常用，适合大多数场景。功耗和信号完整性平衡得不错。
- 47kΩ：低功耗场景，但信号上升沿会变缓。如果CLK频率超过25MHz，别用47kΩ。
- 4.7kΩ：高速模式（UHS-I、DDR50）下推荐。我做过测试，50MHz时钟下4.7kΩ比10kΩ的信号质量好很多。
另外，卡检测引脚（CD）通常需要外部上拉。卡座内部的机械开关在卡插入时接地，所以CD引脚要上拉到VDD。阻值10kΩ就行。
2.4 PCB布线要点
PCB布线是硬件设计的最后一关，也是最能体现工程师经验的地方。SD卡虽然频率不算特别高（普通模式25MHz，高速模式50MHz），但布线不当照样翻车。
我总结了几条铁律：
- 信号线等长：CLK、CMD、DAT0~DAT3这5根线，长度差控制在±5mm以内。尤其是DAT线，不等长会导致数据采样窗口偏移。
- CLK线优先：时钟线是心脏，必须最短、最直。不要打过孔，不要绕线。CLK两侧留出地平面，减少串扰。
- 地平面完整：SD卡座下方不要走其他信号线，铺地铜皮。我见过有人为了省空间，在卡座底下走了USB差分线，结果SD卡读写时USB也掉线。
- 电源去耦：VDD引脚旁边放一个0.1μF陶瓷电容，位置尽量靠近卡座引脚。再放一个10μF钽电容做储能。
- 远离干扰源：SD卡信号线远离DC-DC电感、晶振、射频天线。至少保持3倍线宽的距离。
说到层叠，2层板也能做SD卡接口，但4层板更稳妥。4层板的典型叠层是：Top（信号层）→ GND（地层）→ Power（电源层）→ Bottom（信号层）。SD卡信号全部走在Top层，参考完整的地平面。
最后提一句：SD卡座的机械固定也很重要。卡座的两个固定脚要焊接到地平面，既增强机械强度，又提供额外的接地回路。别小看这个细节，插拔次数多了，虚焊往往从固定脚开始。