📚 课程目录第4章信号采集与预处理链路

4、信号采集与预处理链路：从麦克风/传感器到ADC、帧/块处理、时域与频域表示的基本流程

TinyML 系统中的降噪前处理，本质上是一条从物理声波到机器学习特征张量的数据管道。理解这条链路的每一个环节，是设计鲁棒降噪模型的前提。本章将沿着信号流动的方向，拆解从麦克风/传感器到模数转换器（ADC）、再到帧/块处理、最终形成时域与频域表示的完整流程，并重点讨论在资源受限的嵌入式环境下，每一步的工程权衡与实现要点。

上图展示了 TinyML 降噪前处理的完整信号链路。与通用 DSP 系统不同，TinyML 场景对功耗、内存和实时性有严格约束，因此每个模块的设计都需要在精度与资源之间做出取舍。下面我们将逐一深入每个环节的工程实现细节。

4.1 核心原理：从声波到数字比特流的物理映射

信号采集的本质是将连续的声压波动转换为离散的数值序列。这一过程涉及三个关键物理量：灵敏度（单位声压产生的电信号幅度）、动态范围（最大不失真信号与噪声底之比）和频率响应（不同频率下的增益一致性）。在 TinyML 设备中，最常用的传感器是 MEMS 麦克风，其内部集成了 MEMS 振膜和前置放大器，输出可以是模拟信号或数字 PDM（脉冲密度调制）流。

对于模拟输出麦克风，信号路径为：麦克风 → 耦合电容 → 可编程增益放大器（PGA）→ 抗混叠滤波器 → ADC。PGA 的增益设置至关重要——增益过低会浪费 ADC 的有效位数，增益过高则可能导致信号削波。一个实用的经验法则是：调整 PGA 使环境噪声下的信号峰值约为满量程的 1/4 至 1/2，为瞬态大声压留出余量。

数字 PDM 麦克风则省去了模拟 PGA，直接输出 1-bit 过采样流（典型频率 2.4MHz 或 3.2MHz），由 MCU 的 PDM 硬件接口或软件抽取滤波器转换为 PCM 数据。这种方式抗干扰能力更强，但会占用更多 MCU 计算资源。

4.2 操作流程：ADC 配置与数据采集的工程要点

ADC 配置是决定信号质量的核心环节。以下是标准操作流程：

确定采样率：根据目标信号带宽选择。语音信号通常取 fs = 16kHz（奈奎斯特频率 8kHz），若需处理超声波频段则需更高采样率。注意：采样率越高，ADC 功耗和 DMA 带宽占用越大。
配置 ADC 分辨率与对齐：12-bit 是 MCU 内置 ADC 的常见配置，但若动态范围不足，可考虑外置 16-bit 或 24-bit 音频 ADC（如 CS5343、PCM1804）。数据对齐方式（左对齐/右对齐）需与后续 DSP 库的输入格式匹配。
设置 DMA 环形缓冲区：为避免 CPU 频繁中断，使用 DMA 将 ADC 数据连续搬运至内存环形缓冲区。缓冲区大小建议为 2 的幂次（如 512、1024），便于指针回绕计算。
直流偏置处理：大多数 ADC 输入范围为 0~Vref，而音频信号是交流耦合的。需在数字域减去直流分量（DC blocking），通常使用一阶高通滤波器，截止频率设为 20~50Hz。
增益校准：使用标准声源（如 1kHz 正弦波，94dB SPL）进行增益标定，记录 ADC 输出幅度与理论值的偏差，在软件中补偿。

关键参数示例（16kHz 采样语音系统）：

采样率 fs = 16000 Hz
ADC 分辨率 = 16 bit（外置音频 ADC）
DMA 缓冲区 = 1024 samples（约 64ms 音频）
帧长 = 512 samples（32ms）
帧移 = 256 samples（16ms，50% 重叠）
直流滤波：一阶 IIR，截止频率 30Hz

4.3 帧/块处理：时域到频域的桥梁

连续采样得到的 PCM 数据流不能直接送入神经网络——模型通常期望固定尺寸的输入。帧处理将数据流切分为短时平稳片段，并施加窗函数以减少频谱泄漏。

分帧参数的选择：帧长 T_frame 决定了频率分辨率 Δf = 1/T_frame。对于语音，20~40ms 的帧长能兼顾时域与频域分辨率（50Hz 与 25Hz 的 Δf）。帧移通常为帧长的 25%~50%，保证相邻帧之间的平滑过渡。在 TinyML 中，帧长还受限于 MCU 的 RAM——例如 32ms 帧长在 16kHz 采样下为 512 个样本，若使用 float32 存储则需 2KB，加上特征缓冲区，总内存需控制在 20KB 以内。

窗函数的作用：矩形窗会导致频谱泄漏，Hann 窗是最常用的折中方案。其主瓣宽度为 4/帧长（Hz），旁瓣衰减 31dB。在嵌入式实现中，可预先计算窗系数并存储为查找表，避免运行时计算三角函数。

时域与频域表示：时域波形直接保留相位信息，适合时域卷积网络或 RNN；频域表示（功率谱、Mel 谱）则丢弃相位、压缩动态范围，更适合 CNN 结构。下表对比了两种表示的适用场景：

表示方式	维度	信息保留	典型模型	计算开销
原始波形	1×N	完整相位+幅度	TCN、WaveNet	低（无 FFT）
功率谱	1×(N/2)	幅度，无相位	全连接网络	中（需 FFT）
Mel 谱	F×T	感知频率分布	CNN、CRNN	中高（FFT+滤波组）
MFCC	F×T（通常 13~40）	倒谱系数	GMM、轻量 CNN	高（含 DCT）

4.4 案例拆解：低功耗关键词唤醒中的前处理链路

我们以一个实际的 TinyML 关键词唤醒（KWS）项目为例，展示前处理链路的完整落地过程。

背景与约束：设备为 Cortex-M4F 内核 MCU（主频 80MHz，RAM 64KB），需实现“小爱同学”唤醒词识别，目标功耗 < 5mW，响应延迟 < 300ms。麦克风为模拟 MEMS，输出接 PGA 后进入内置 12-bit ADC。

初始现象：在安静环境下识别率 95%，但在 60dB 嘈杂环境中识别率骤降至 40%。分析发现，问题不在模型，而在前处理链路：PGA 增益固定为 20dB，导致环境噪声下信号幅度仅占满量程的 5%，ADC 有效位数严重浪费。

分析判断过程：通过串口打印 ADC 原始数据，计算噪声段的 RMS 值约为 120 LSB（满量程 4096），而语音段 RMS 约 800 LSB。信噪比仅 16.5dB，远低于模型训练时的 25dB 要求。进一步检查发现，PGA 增益可调范围 0~40dB，但驱动代码未初始化，默认值为最低增益。

实际操作步骤：

修改 PGA 寄存器，将增益提升至 30dB，使噪声 RMS 达到约 400 LSB（满量程的 10%）。
在 DSP 阶段增加自动增益控制（AGC）：每 10ms 计算一次峰值，若超过满量程 90% 则降低 3dB，若低于 20% 则提升 3dB，增益调整范围为 20~40dB。
将帧长从 32ms 调整为 40ms（640 samples），提高频率分辨率至 25Hz，改善低频噪声分离效果。
在 FFT 前增加 50Hz 高通滤波（一阶 IIR），去除电源纹波干扰。

结果对比：调整后，60dB 噪声环境下的识别率回升至 88%，功耗仅增加 0.3mW（AGC 计算开销）。延迟从 280ms 降至 260ms（帧长增加但帧移不变，总处理时间略减）。

风险与代价：AGC 在极端瞬态噪声下可能产生增益泵效应（增益快速波动），需设置攻击时间（1ms）和释放时间（50ms）来平滑。此外，增益提升后 ADC 削波风险增加，需在 AGC 中设置硬限幅保护。

复盘经验：前处理链路的增益管理是 TinyML 降噪的第一道防线，其重要性不亚于模型本身。建议在项目初期就加入 AGC 和直流偏置校准模块，并预留串口调试接口以观察原始信号质量。

常见误区警示：

误区一：认为采样率越高越好。过高的采样率导致 FFT 点数增加、内存翻倍，而实际语音信息集中在 4kHz 以下，16kHz 采样已足够。
误区二：忽略抗混叠滤波。若使用模拟麦克风且 PGA 带宽超过 fs/2，高频噪声会折叠到低频段，且无法通过数字滤波去除。
误区三：窗函数选择不当。矩形窗在非整数周期截断时会产生严重频谱泄漏，导致频域特征失真。
误区四：DMA 缓冲区大小与帧长不匹配。若缓冲区小于帧长，会导致数据覆盖；若过大，则增加延迟。

4.5 总结复盘：链路设计的系统思维

信号采集与预处理链路是 TinyML 降噪系统的“感知器官”。一个设计良好的链路应满足三个原则：保真度（信号不失真）、效率（计算与内存开销可控）、鲁棒性（适应环境变化）。在实际项目中，建议按以下顺序进行链路调试：

先用示波器或逻辑分析仪验证模拟前端输出是否干净（无削波、无直流偏置过大）。
通过串口打印 ADC 原始数据，检查数字域信号幅度分布和噪声底。
在 PC 上离线处理同一段数据，对比嵌入式实现的特征差异，定位误差来源。
最后才调整模型参数，避免将前处理问题误判为模型性能不足。

此外，建议在代码中预留测试点（如 TP1、TP2、TP3），方便在运行时输出中间信号状态。对于量产设备，还可以加入自检功能——在启动时播放已知频率的测试音，通过 ADC 回采验证链路完整性。

下一环节中，我们将基于本章建立的信号链路，深入探讨背景噪声的统计特性与自适应估计方法，为后续的降噪算法设计奠定基础。