📚 课程目录第2章 STM32内存架构基础

2、STM32内存架构基础：深入理解STM32的存储器映射、RAM分区（SRAM1/SRAM2/CCM）、Flash组织与读取特性

STM32的内存优化工作，本质上是在与芯片的物理存储资源进行博弈。如果对存储器映射、RAM分区和Flash特性缺乏系统认知，后续的链接脚本调整、变量定位和代码压缩都将无从下手。本章将深入剖析STM32的存储骨架，帮助你在进行内存优化前，建立一张清晰的“内存地图”。

上图展示了STM32存储架构的核心逻辑。理解这张图的关键在于：内核通过不同的总线访问不同的存储区域，而不同存储区域的物理特性直接决定了它们的用途和优化策略。下面我们将分层拆解这些细节。

2.1 存储器映射与总线矩阵

STM32采用统一的存储器映射方式，即CPU通过一个4GB的地址空间访问所有外设和存储单元。这个地址空间被划分为多个固定区域，其中与内存优化最相关的是0x0800 0000起始的Flash区和0x2000 0000起始的RAM区。

从总线架构来看，Cortex-M内核通过三条主要总线访问存储：I-Bus（取指）、D-Bus（数据读写）和S-Bus（系统总线，连接外设和DMA）。Flash通常挂在I-Bus和D-Bus上，而RAM则挂在S-Bus上。这意味着CPU从Flash取指和执行数据访问可以并行，但DMA访问RAM时可能与CPU产生总线竞争。

  核心要点：存储器映射决定了链接脚本中地址的合法性。例如，如果你试图将变量定义在0x0800 0000区域，链接器会报错，因为该区域被声明为只读Flash。同理，将常量数组放在RAM中虽然可行，但会浪费宝贵的RAM空间。

2.2 RAM分区详解：SRAM1、SRAM2与CCM

不同型号的STM32，其RAM分区差异很大。以常见的STM32F407为例，它拥有128KB SRAM，分为三个物理区域：SRAM1（112KB）、SRAM2（16KB）和CCM RAM（64KB）。这三者的访问路径和用途截然不同。

RAM区域	地址范围	访问路径	典型用途	优化关注点
SRAM1	0x2000 0000 - 0x2001 BFFF	S-Bus（CPU & DMA）	全局变量、堆栈、堆	默认分配区域，易产生碎片
SRAM2	0x2001 C000 - 0x2001 FFFF	S-Bus（CPU & DMA）	DMA缓冲区、掉电保持数据	与SRAM1不连续，需单独段定义
CCM RAM	0x1000 0000 - 0x1000 FFFF	仅D-Bus（CPU直连）	中断处理栈、实时性要求高的变量	DMA不可访问，需注意数据交互

判断方法：在链接脚本（.ld文件）中，你可以通过定义不同的段（SECTION）来将变量分配到指定区域。例如，使用 __attribute__((section(".ccmram"))) 可以将变量强制放入CCM RAM。但前提是，你必须在链接脚本中手动声明该内存区域的起始地址和长度。

风险提示：CCM RAM虽然访问速度快（无总线矩阵延迟），但DMA无法访问。如果外设通过DMA将数据写入缓冲区，而该缓冲区恰好位于CCM RAM，则会导致数据无法更新。这是初学者最容易犯的错误之一。

2.3 Flash组织与读取特性

STM32的Flash主要用于存储代码和只读数据。其组织方式为扇区（Sector）结构，不同型号扇区大小不同。例如，F407的Flash分为4个16KB扇区、1个64KB扇区、3个128KB扇区。这种非均匀结构对擦除操作影响巨大——擦除必须按扇区进行，而写入则按字（32位）或半字进行。

Flash的读取特性对性能优化至关重要：Flash具有等待周期（Wait States）。当CPU主频较高时，从Flash取指需要插入等待周期，否则数据可能读错。例如，F407在168MHz主频下，需要配置5个等待周期。为了缓解这个问题，STM32内置了指令预取缓冲（Prefetch Buffer）和指令缓存（I-Cache）。

// Flash等待周期配置示例（标准库）
FLASH_SetLatency(FLASH_Latency_5);  // 168MHz时设置为5个等待周期
FLASH_PrefetchBufferCmd(ENABLE);    // 使能预取缓冲
FLASH_InstructionCacheCmd(ENABLE);  // 使能指令缓存

操作流程：在进行Flash读写时，必须遵循以下步骤：

解锁Flash（写入特定密钥序列）。
检查忙标志（BSY位），确保上次操作完成。
执行擦除操作（按扇区）或编程操作（按字）。
重新锁定Flash，防止误操作。

2.4 实战场景：一个典型的RAM溢出问题排查

假设你正在开发一个数据采集设备，使用STM32F407，外接ADC通过DMA传输数据。编译时发现RAM使用率高达95%，但程序运行不稳定，偶尔出现HardFault。

初始现象：系统运行几分钟后死机，重启后正常。通过调试器查看，发现堆栈指针（SP）指向了无效地址。

分析过程：

检查链接脚本，发现所有变量默认分配在SRAM1（112KB），而DMA缓冲区也定义在SRAM1。
计算DMA缓冲区大小：ADC采样率为100kHz，每次采样2字节，缓冲区需要存储0.5秒数据，即100KB。这几乎占满了SRAM1。
堆栈空间被压缩到仅剩2KB，导致中断嵌套时栈溢出。

解决方案：

将DMA缓冲区移至SRAM2（16KB），但发现缓冲区太大，SRAM2放不下。于是将缓冲区拆分为两个8KB的环形缓冲区，交替使用。
将中断服务函数中使用的关键变量和栈切换到CCM RAM，利用其高速访问特性。
修改链接脚本，为SRAM2和CCM RAM分别定义段，并在代码中通过 __attribute__((section)) 指定变量位置。

结果对比：优化后，SRAM1占用降至60%，堆栈空间恢复至16KB，系统稳定运行72小时无故障。

复盘经验：当RAM紧张时，不要盲目压缩堆栈。先检查是否有大块缓冲区可以迁移到SRAM2或外部RAM。CCM RAM是“急救包”，但必须确保数据不被DMA访问。

2.5 常见误区与总结

在理解STM32内存架构时，以下误区需要特别警惕：

误区一：所有RAM都一样。实际上，CCM RAM与SRAM在访问路径上存在本质差异，错误使用会导致数据不一致。
误区二：Flash可以随意按字节改写。Flash必须先擦除后写入，且擦除最小单位是扇区。频繁改写Flash会显著降低寿命（典型擦写次数约1万次）。
误区三：链接脚本中的RAM大小就是实际可用大小。部分RAM可能被系统保留（如以太网DMA描述符），实际可用空间需查阅参考手册。

总结：内存优化的第一步不是修改代码，而是理解硬件给你提供了哪些“格子”。SRAM1是主力，SRAM2是辅助，CCM是特种兵，Flash是仓库。只有合理分配这些资源，后续的链接脚本调整才能有的放矢。