4、中断系统深入：中断优先级、嵌套向量中断控制器(NVIC)、中断向量表、中断服务程序(ISR)编写规范

在Cortex-M内核的实时推理系统中，中断机制是连接硬件事件与软件响应的核心枢纽。无论是传感器数据就绪、DMA传输完成，还是定时器溢出，都需要通过中断系统以纳秒级延迟唤醒CPU执行相应处理。本章将深入剖析NVIC的优先级管理机制、中断向量表的布局原理，以及编写高质量ISR的工程规范，帮助你在实时推理任务中构建稳定、低延迟的中断响应体系。

上图展示了Cortex-M中断系统的完整链路：左侧为典型的中断源，中间为NVIC的仲裁核心，右侧为向量表与ISR的执行路径。理解这条链路是掌握中断编程的基础，下面我们将逐一深入剖析每个环节。

4.1 嵌套向量中断控制器(NVIC)核心原理

NVIC是Cortex-M处理器中专用于管理中断的硬件模块，它负责中断的使能、挂起、优先级仲裁以及异常处理。与传统的ARM7/ARM9不同，Cortex-M的NVIC完全由硬件实现中断调度，无需软件查询中断状态，这大大降低了中断延迟。

NVIC的关键特性包括：

• 可编程优先级管理：支持最多256级优先级（实际由芯片厂商裁剪，如STM32使用4位即16级）
• 尾链优化：当多个中断同时挂起时，硬件自动跳过出栈/压栈过程，直接执行下一个ISR，节省12个时钟周期
• 晚到中断：在压栈过程中若出现更高优先级中断，硬件会放弃当前压栈，转而处理高优先级中断
• 中断屏蔽寄存器：PRIMASK、FAULTMASK、BASEPRI可用于软件主动屏蔽中断

优先级分组是NVIC配置的核心。通过AIRCR寄存器的PRIGROUP字段，可以将优先级位拆分为抢占优先级和子优先级两部分。抢占优先级决定中断是否可以打断当前正在执行的中断，而子优先级仅在抢占优先级相同时用于裁决响应顺序。

4.2 中断向量表：从地址映射到重定位

中断向量表是一块存储着所有中断服务程序入口地址的内存区域。Cortex-M处理器通过向量表偏移寄存器(VTOR)定位向量表基地址，当异常发生时，硬件自动从 基地址 + 4×中断号 处取出ISR地址并跳转执行。

向量表的典型布局如下：

0x00000000: 初始主栈指针 (MSP)
0x00000004: Reset_Handler
0x00000008: NMI_Handler
0x0000000C: HardFault_Handler
0x00000010: MemManage_Handler
0x00000014: BusFault_Handler
0x00000018: UsageFault_Handler
...
0x00000040: 外部中断0 (IRQ0)
0x00000044: 外部中断1 (IRQ1)
...

在工程实践中，向量表通常由启动文件（如startup_stm32f407xx.s）定义，链接脚本（.ld文件）将其放置在Flash起始地址。当使用Bootloader时，需要将VTOR设置为应用程序的实际加载地址，例如：

SCB->VTOR = 0x08010000;  // 应用程序偏移地址

向量表重定位时需注意：

1. 新向量表必须按芯片要求对齐（通常为512字节或更大）
2. 重定位后，所有中断入口地址必须重新编译链接
3. 若使用RTOS，需在启动第一个任务前完成VTOR设置

4.3 中断服务程序(ISR)编写规范与实战案例

ISR是中断响应的最终执行体，其编写质量直接影响系统实时性和稳定性。一个规范的ISR应遵循"短小精悍、快速进出"的原则，将耗时操作移至主循环或任务中处理。

ISR编写核心规范：

• 禁止阻塞调用：ISR中不得使用delay、while等待标志位等阻塞操作
• 避免浮点运算：除非启用FPU且已保存浮点上下文，否则浮点操作会引入额外压栈开销
• 使用volatile修饰共享变量：ISR与主循环共享的变量必须声明为volatile
• 最小化临界区：如需保护共享数据，使用临界区而非关中断
• 明确中断标志清除：大多数外设需要软件清除中断标志，否则会反复进入中断

下面通过一个ADC+DMA采集的实战案例，展示ISR的完整设计流程：

初始方案与问题：最初设计在DMA中断中直接进行数据格式转换和FFT计算，导致中断占用时间长达2.3ms，严重阻塞了其他中断，且偶发数据覆盖错误。

优化后方案：

// 中断标志定义
volatile uint8_t dma_tc_flag = 0;
volatile uint16_t adc_buffer[1024];

void DMA1_Stream0_IRQHandler(void) {
    if (DMA_GetITStatus(DMA1_Stream0, DMA_IT_TC)) {
        DMA_ClearITPendingBit(DMA1_Stream0, DMA_IT_TC);
        dma_tc_flag = 1;  // 仅置标志，快速退出
        // 可选：启动下一次DMA传输
        DMA_Cmd(DMA1_Stream0, ENABLE);
    }
}

// 主循环中处理
while(1) {
    if (dma_tc_flag) {
        dma_tc_flag = 0;
        process_fft(adc_buffer);  // 耗时操作移至主循环
    }
    // 其他任务...
}

优化效果对比：

复盘经验：ISR中只做"标记事件"和"启动下一次硬件操作"，所有数据处理移至主循环。同时，DMA双缓冲机制可进一步避免数据覆盖问题。

4.4 常见误区与调试技巧

在实际开发中，中断系统的问题往往隐蔽且难以排查。以下是高频误区及对应的排查方法：

调试技巧：

• 使用ITM/SWO跟踪中断时间戳，精确测量ISR执行时间
• 在ISR入口和出口设置GPIO翻转，用示波器观察中断响应波形
• 利用HardFault_Handler中的堆栈回溯，定位异常发生时的PC值

总结而言，Cortex-M中断系统的核心在于理解NVIC的硬件仲裁机制、正确配置向量表，以及编写高效的ISR。在实时推理场景中，建议将中断延迟控制在微秒级，将耗时计算移至主循环或RTOS任务中，从而保证推理任务的确定性和实时性。掌握这些规范后，你将能够构建响应迅速、稳定可靠的中断驱动系统。