4. SPI驱动调试实战：逻辑分析仪抓波形，时序偏差分析，中断处理优化，性能调优

SPI 驱动写起来不难，但调起来……嗯，有时候真能让人抓狂。我见过不少工程师，代码逻辑看着都对，一上示波器就原形毕露。今天咱们就聊聊，怎么用逻辑分析仪把 SPI 的底裤扒干净，再一步步把驱动调顺。

4.1 逻辑分析仪抓波形：别凭感觉，看证据

我个人习惯，写 SPI 驱动前先拿逻辑分析仪抓一帧主设备的波形。为什么？因为很多 SoC 的 SPI 控制器默认配置跟你想象的不一样。比如时钟极性（CPOL）和相位（CPHA），手册上写的是 Mode 0，实际拉出来可能是 Mode 3。

注意： 别信手册的默认值。上电后先抓 CS、SCLK、MOSI 三根线的静态电平，确认空闲状态。CS 高电平、SCLK 低电平才是 Mode 0 的空闲特征。

抓波形时，我建议采样率设到 SCLK 频率的 4 倍以上。比如 SCLK 是 10MHz，采样率至少 40MS/s。太低的话，边沿抖动根本看不出来。

波形分析要点：

  • CS 建立时间： CS 拉低到第一个 SCLK 边沿的时间，至少大于从设备要求的 t_lead。
  • 数据采样点： 确认数据是在 SCLK 的上升沿还是下降沿被锁存。用分析仪的协议解码功能，跟预期数据比对。
  • 字节间间隔： 连续传输时，CS 是否保持低电平？有些从设备要求 CS 在每字节后拉高再拉低。
小技巧： 用逻辑分析仪的「触发位置」功能，把触发点设在 CS 下降沿，然后看整个帧的时序。我一般会抓 3-5 帧，确保一致性。

4.2 时序偏差分析：找到那几纳秒的差距

波形抓到了，接下来就是量时序。SPI 的时序参数就那么几个：SCLK 周期、数据建立时间（t_setup）、数据保持时间（t_hold）、CS 到 SCLK 的延迟。用分析仪的测量工具，把这些值都拉出来。

我曾经在一个项目里，发现 SCLK 的高电平宽度比低电平宽了 20%。查了半天，原来是 SPI 控制器的时钟分频器配置错了，导致占空比失衡。这种问题，光看代码根本发现不了。

时序参数 理想值 实测值 偏差 影响
SCLK 周期 100 ns 102 ns +2% 可接受
数据建立时间 ≥ 5 ns 3 ns -2 ns 可能误采样
数据保持时间 ≥ 5 ns 8 ns +3 ns 安全
CS 到 SCLK 延迟 ≥ 10 ns 2 ns -8 ns 从设备可能未就绪

看到偏差后，怎么调？

  • 调整时钟分频： 如果 SCLK 周期偏差大，检查分频系数。有些控制器支持分数分频，能更精确。
  • 调整相位/极性： 如果数据采样点不对，试试切换 CPHA。我遇到过从设备要求数据在 SCLK 下降沿采样，但主设备默认是上升沿。
  • 增加软件延迟： 如果 CS 建立时间不够，在拉低 CS 后加几个 NOP 指令。虽然粗暴，但有效。
核心原则： 时序偏差的根源往往是主设备驱动能力不足或 PCB 走线过长。先调软件参数，如果调不动，就得考虑硬件改版了。

4.3 中断处理优化：别让 CPU 空转

SPI 传输通常用中断或 DMA。中断方式下，每次传输完成都会触发一次中断。如果传输频率高，中断频繁进出，CPU 大部分时间都在保存和恢复上下文。

我见过一个案例，SPI 时钟 20MHz，每次传 8 字节，中断频率高达 2.5MHz。CPU 几乎被 SPI 中断占满，其他任务全卡死。怎么优化？

  1. 合并传输： 把多个小包合并成一个大包，减少中断次数。比如原来每次传 8 字节，改成一次传 64 字节。
  2. 使用 FIFO： 很多 SPI 控制器有硬件 FIFO，深度 8 或 16。配置 FIFO 阈值，等 FIFO 半满或全满再触发中断。
  3. 中断优先级： 把 SPI 中断优先级设低，避免打断更关键的任务。如果 SPI 是实时性要求高的，可以设高，但要做好嵌套处理。
// 示例：配置 STM32 SPI FIFO 阈值
// 设置 FIFO 接收阈值为 8 字节
SPI->CR2 |= (0x07 << SPI_CR2_FRXTH_Pos); // 8 字节触发中断
// 使能 FIFO 接收中断
SPI->CR2 |= SPI_CR2_RXNEIE;
注意： 中断服务函数里别做复杂操作。只做数据搬运和标志位设置，具体处理放到主循环或任务里。我曾经在中断里调用了 printf，结果系统直接死机。

4.4 性能调优：榨干 SPI 的每一兆

SPI 的理论带宽 = SCLK 频率 × 数据位宽。但实际有效带宽往往只有理论值的 60%-80%。为什么？因为帧间隔、中断延迟、软件开销都在吃带宽。

性能调优的几个方向：

  • 提高 SCLK 频率： 前提是从设备支持。先看从设备手册的最大频率，然后从低往高试。我一般每次加 5MHz，测误码率。
  • 减少帧间隔： 连续传输时，CS 保持低电平，不要每字节都拉高拉低。这能省下不少时间。
  • 使用 DMA： DMA 传输不占 CPU，适合大块数据。配置好源地址、目的地址和传输长度，启动后 CPU 就可以干别的了。
  • 优化软件栈： 检查驱动里有没有多余的延时、不必要的拷贝。比如用环形缓冲区代替逐字节处理。
// 示例：SPI DMA 传输配置（伪代码）
void spi_dma_transfer(uint8_t *tx_buf, uint8_t *rx_buf, uint32_t len) {
    // 配置 DMA 通道
    dma_config(DMA_CH1, tx_buf, &SPI->DR, len, DMA_DIR_MEM_TO_PERIPH);
    dma_config(DMA_CH2, &SPI->DR, rx_buf, len, DMA_DIR_PERIPH_TO_MEM);
    // 启动 DMA
    dma_start(DMA_CH1);
    dma_start(DMA_CH2);
    // 等待传输完成（或使用中断）
    while (!dma_complete(DMA_CH1) || !dma_complete(DMA_CH2));
}
经验之谈： DMA 传输完成后，记得清掉 DMA 完成标志和 SPI 溢出标志。否则下次传输可能卡住。

下面这张图总结了 SPI 驱动调试的完整流程，从抓波形到性能调优，每一步都有对应的工具和方法。

SPI驱动调试流程 SPI驱动调试流程 抓波形 逻辑分析仪采样 时序分析 测量建立/保持时间 中断优化 FIFO + 优先级 性能调优 DMA + 频率提升 说明： 调试顺序建议：先抓波形确认基础时序，再分析偏差并调整参数， 然后优化中断减少CPU开销，最后用DMA和频率提升榨干性能。

调 SPI 驱动，说白了就是跟时间赛跑。波形是证据，时序是尺子，中断和 DMA 是工具。把这四步走完，你的 SPI 驱动基本就稳了。记住，别急着写代码，先看波形。我每次调新板子，第一件事就是上逻辑分析仪，省得后面走弯路。

← 上一章 📖 返回目录 下一章 →