3、GPIO低功耗设计：电平保持、未用引脚、唤醒与电流优化

低功耗设计里，GPIO 往往是第一个被忽略的环节。很多人把精力放在关外设时钟、降主频上，结果一测电流——还是几十毫安。查半天，发现是某个 GPIO 悬空，或者电平在来回跳变。

我做过一个手持设备项目，电池续航怎么都达不到指标。最后拿示波器一抓，发现一个没用的 GPIO 引脚在 1.8V 和 0V 之间来回振荡，频率还不低。那个引脚什么都没接，纯粹是配置问题，白吃了好几个毫安。从那以后，我对 GPIO 的低功耗处理就格外上心。

3.1 GPIO电平保持策略

进入低功耗模式前，GPIO 的输出电平必须明确。不能让它悬空，也不能让它在高低之间来回跳。

我个人习惯的做法是：

• 输出引脚：在进入 Stop/Standby 模式前，把电平固定到已知状态。比如驱动 MOSFET 的引脚，必须拉到关闭电平，否则外设还在耗电。
• 推挽输出保持：直接写 ODR 寄存器，不要依赖上拉/下拉。推挽输出的驱动能力强，电平稳定。
• 开漏输出保持：必须配合外部上拉电阻，否则开漏输出在高阻态时电平不确定。

3.2 未使用引脚处理

未使用的引脚怎么处理？很多人直接不初始化，觉得反正没用。其实这是个大坑。

未初始化的引脚默认是浮空输入状态。浮空输入的电压是不确定的，可能刚好在阈值附近，导致 CMOS 输入级反复翻转，产生很大的动态电流。

我曾经在一个产品上吃过这个亏。板子上有 8 个未用的 GPIO，全部浮空。整机待机电流多了 3mA。后来把这几个引脚改成模拟输入模式，电流立刻降下来了。

处理未使用引脚，我推荐以下三种方式，按优先级排列：

3.3 外部中断唤醒配置

低功耗模式下，外部中断是常用的唤醒手段。但配置不当，反而会引入额外功耗。

配置外部中断唤醒，我一般按这几步走：

1. 选择唤醒引脚：优先用支持从 Standby 模式唤醒的引脚（PA0 的 WKUP 功能）。
2. 配置触发边沿：上升沿、下降沿还是双边沿。双边沿功耗略高，因为两个边沿都会触发检测。
3. 使能内部上拉/下拉：如果外部没有明确电平，必须用内部上拉或下拉把引脚固定住。否则浮空时，噪声可能误触发中断。
4. 清除中断标志：进入低功耗前，务必清除 Pending 位，否则一睡下去立刻被唤醒。

这里有个坑——中断触发边沿和唤醒延迟。我记得有一次调试，按键唤醒总是要按两下才行。后来发现是下降沿触发，但按键按下时有抖动，第一个下降沿触发了中断，但标志没清干净，导致第二次按下才真正唤醒。后来加了硬件去抖电容，软件里也做了防抖处理，问题才解决。

3.4 I/O口电流优化技巧

GPIO 的电流消耗，主要来自三个方面：

• 动态电流：引脚电平跳变时，对负载电容充放电产生的电流。
• 静态电流：输出驱动级、上拉/下拉电阻的漏电流。
• 输入级电流：浮空输入时，CMOS 输入级在阈值附近产生的穿通电流。

优化技巧其实不复杂，但需要养成习惯：

你想想看，一个引脚省几十微安，几十个引脚加起来，可能就是几毫安。对于电池供电的设备来说，这几毫安可能就是一天和两天的区别。

3.5 GPIO低功耗配置流程图

下面这张图，是我自己总结的 GPIO 低功耗配置流程。每次做新板子，我都会按这个顺序过一遍：

3.6 实战避坑清单

最后，分享几个我踩过的坑，希望能帮你少走弯路：

• 坑一：忘记关内部上拉。有一次我把一个引脚配成开漏输出，但忘了关内部上拉。结果上拉电阻一直在耗电，虽然只有几十微安，但在低功耗产品里就是不合格。
• 坑二：中断唤醒后没重新配置时钟。从 Stop 模式唤醒后，HSE 不会自动启动。如果外设依赖 HSE，必须手动重新配置。我那次调试了半天，发现 SPI 通信失败，就是因为唤醒后 HSE 没起来。
• 坑三：多个唤醒源冲突。同时使能了多个 EXTI 线，但中断优先级没处理好。结果一个引脚抖动，把其他中断给淹没了。后来统一用 EXTI 线 0 做唤醒，其他中断在唤醒后再使能。
• 坑四：调试器影响功耗。接上 ST-Link 调试时，功耗会比实际运行高很多。测量低功耗电流时，一定要断开调试器，或者用电池供电。