1. EMC基础概念：电磁兼容三要素与测试标准体系

各位同学，咱们正式开始这门课。第一讲，我打算先把EMC的底子打牢。你想想看，做嵌入式设计，尤其是涉及到产品认证的时候，EMC不过关，板子画得再漂亮也是白搭。我见过太多工程师，上来就闷头画板，最后在暗室里折腾到崩溃。

说白了，EMC就是一门「控制能量」的学问。咱们今天就把它的骨架搭起来。

1.1 电磁兼容三要素

任何电磁兼容问题，都逃不出这三个东西：干扰源、耦合路径、敏感设备。我习惯叫它「EMC铁三角」。你只要抓住这三个点，问题就解决了一半。

1.1.1 干扰源

干扰源就是产生电磁能量的东西。咱们嵌入式系统里，到处都是。

• 数字电路：时钟、数据总线、PWM信号。这些信号的上升沿越陡，高频分量越丰富，辐射就越强。我记得有一次，一个客户的产品在30MHz附近超标，查了半天，发现是MCU的IO口翻转速率设置得太快，其实根本用不着那么快。
• 开关电源：DC-DC转换器、MOSFET的开关动作。这是低频段（150kHz-30MHz）的常客。
• 静电放电（ESD）：人体或设备接触放电，能量虽小，但瞬间电压极高，容易打坏芯片。
• 雷电浪涌：这个主要是外部引入的，但咱们的接口防护得做好。

1.1.2 耦合路径

干扰从源头跑到敏感设备，总得有条路。路径分两种：

耦合方式	说明	典型场景
传导耦合	通过导线、PCB走线、电源线直接传递	电源噪声通过供电线路干扰模拟电路
辐射耦合	通过空间电磁场传递	时钟走线像天线一样向外辐射
共阻抗耦合	共用接地回路或电源回路产生的干扰	数字地和模拟地没分开，数字噪声串进模拟信号
容性/感性耦合	相邻走线之间的寄生电容或互感	高速信号线平行走线过长，串扰严重

嗯，这里要注意。很多新手只盯着辐射，其实传导和共阻抗耦合才是最常见的「隐形杀手」。我曾经处理过一个案子，设备在实验室怎么测都过，一到现场就死机。最后发现是现场的地线回路跟实验室不一样，共阻抗耦合把噪声带进了复位电路。

1.1.3 敏感设备

敏感设备就是被干扰的对象。在咱们的板子上，通常是：

• 模拟前端：ADC、运放、传感器接口。这些对噪声最敏感。
• 复位电路：一个毛刺就可能让系统重启。
• 时钟电路：晶振附近如果有高频干扰，可能导致时钟抖动。
• 无线模块：蓝牙、WiFi、LoRa，它们自己就是接收机，对带内干扰毫无抵抗力。

1.2 EMC测试标准体系

做产品，不能光凭感觉。你得知道你的产品该过哪些标准。标准体系分三个层级：国际、区域、中国。

1.2.1 三大标准组织

标准体系	组织	典型标准	适用范围
CISPR	国际无线电干扰特别委员会	CISPR 16、CISPR 22、CISPR 25	无线电干扰测量方法和限值
IEC	国际电工委员会	IEC 61000-4-2（ESD）、IEC 61000-4-4（EFT）、IEC 61000-4-5（浪涌）	电磁抗扰度测试
GB	中国国家标准化管理委员会	GB/T 17626系列、GB 9254	国内强制认证（CCC）

说白了，CISPR管「发射」，IEC管「抗扰」。咱们国内的标准，大部分是等效采用IEC和CISPR，但会有一些本土化的调整。比如GB 9254就是参考CISPR 22来的。

1.2.2 测试项目分类

EMC测试分两大类：电磁发射（EMI）和电磁抗扰度（EMS）。

• EMI测试：
  • 传导发射（CE）：150kHz - 30MHz，通过电源线测量。
  • 辐射发射（RE）：30MHz - 1GHz（甚至更高），在暗室里用天线测。
• EMS测试：
  • 静电放电（ESD）：接触放电±4kV/±8kV，空气放电±8kV/±15kV。
  • 电快速瞬变脉冲群（EFT）：±1kV/±2kV，通过电源线注入。
  • 浪涌（Surge）：±1kV/±2kV，模拟雷击或电网切换。
  • 射频辐射抗扰度（RS）：80MHz - 6GHz，用天线照射设备。

1.3 时域与频域分析基础

做EMC，你得学会用两种眼光看信号：时域和频域。时域是「信号长什么样」，频域是「信号里有什么频率成分」。我刚开始做EMC时，只会看示波器，后来发现很多问题在时域里根本看不出来，一上频谱仪就原形毕露。

1.3.1 时域 vs 频域

维度	工具	看什么	EMC中的用途
时域	示波器	波形形状、幅度、上升时间、过冲	判断信号质量、测量开关噪声、定位时序问题
频域	频谱仪	频率分量、谐波、噪声基底	判断超标频点、分析辐射源、验证滤波效果

举个例子。一个10MHz的方波，在时域里看着挺干净。但用频谱仪一看，你会发现它在30MHz、50MHz、70MHz……都有谐波。如果这些谐波落在某个频段的限值之上，那就超标了。你想想看，光靠时域能发现这个问题吗？很难。

1.3.2 傅里叶变换的直觉理解

不用怕数学。你只需要记住一句话：信号的上升沿越陡，高频分量越丰富。

一个理想方波的上升时间为0，它的频谱可以延伸到无穷远。但实际信号总有上升时间，比如1ns。这个上升时间决定了它的「拐点频率」：

f_knee = 0.35 / tr

其中：
f_knee = 拐点频率（Hz）
tr = 上升时间（10%-90%）（s）
0.35 = 经验系数（针对典型信号）

举个例子：一个信号的上升时间是1ns，那么它的拐点频率就是350MHz。超过这个频率，信号的能量就开始急剧下降。所以，你设计电路时，如果不需要那么快的边沿，就别把IO口驱动能力开到最大。我见过有人把I2C的上升时间做到2ns，结果在100MHz附近辐射超标，其实I2C跑400kHz，上升时间放宽到10ns完全没问题。

1.4 本章知识结构图

下面这张图，把咱们这一章的核心逻辑串起来了。你可以把它存下来，以后做设计时对照着看。

这张图把三要素、各自包含的典型场景，以及底层的标准体系都串起来了。你以后做EMC排查时，就按这个框架走：先定位是哪个要素出了问题，再对症下药。