低功耗设计基础：功耗来源与设计方法论

做嵌入式这么多年，我见过太多工程师一上来就追着「低功耗」跑，结果折腾半天，电池续航还是上不去。为什么？说白了，连功耗从哪来的都没搞清楚。

这一章，咱们就把功耗的底裤扒干净。你只有知道电都耗在哪了，才能有的放矢地去优化。

功耗来源：三个「吃电大户」

芯片的功耗，归根结底就三部分：动态功耗、静态功耗、漏电流功耗。我习惯把它们比作「干活时的消耗、待机时的消耗、以及管不住的那点漏」。咱们一个一个看。

1. 动态功耗：干活就得吃饭

动态功耗是芯片在「干活」时产生的。它主要来自两个动作：

• 开关功耗：每次 CMOS 管翻转，都要给负载电容充放电。频率越高、电压越高、负载电容越大，这部分的功耗就越吓人。
• 短路功耗：翻转瞬间，PMOS 和 NMOS 会同时导通一小会儿，形成从电源到地的直流通路。虽然时间短，但频率高了，积少成多。

动态功耗的公式很简单：P_dynamic = C × V² × f。你看，电压是平方关系，所以降电压永远是降动态功耗最狠的手段。

2. 静态功耗：躺着也在耗电

静态功耗，就是芯片「啥也不干」时依然在消耗的功率。它主要来自晶体管的漏电流。随着工艺越来越先进（比如 28nm 以下），静态功耗占比越来越高，甚至在某些场景下超过了动态功耗。

我遇到过不少项目，产品休眠时电流还是降不下去，查到最后发现是某个外设的漏电流在作祟。嗯，这里要注意，静态功耗是低功耗设计的「隐形杀手」。

3. 漏电流功耗：管不住的「小贼」

漏电流有好几种，最常见的是：

• 亚阈值漏电流：晶体管关断不彻底，仍有微弱电流流过。
• 栅极漏电流：栅氧化层太薄，电子直接「隧穿」过去。
• 反偏结漏电流：PN 结反偏时的漏电。

这些漏电流在高温下会指数级增长。我曾经在 85°C 环境下测过一个 MCU，漏电流比常温大了 10 倍不止。所以，温度是漏电流的放大器，做低功耗设计时一定要考虑热环境。

功耗类型	主要来源	关键影响因素	典型占比（低功耗场景）
动态功耗	CMOS 翻转、充放电	电压、频率、负载电容	30%~70%
静态功耗	漏电流、偏置电流	工艺、温度、电压	10%~50%
漏电流功耗	亚阈值、栅极漏电	温度、工艺节点	5%~30%

低功耗设计方法论：从系统到细节

知道了功耗从哪来，接下来就是怎么「省」。我总结了一套方法论，分三个层次：系统级、电路级、软件级。你想想看，如果系统架构没选对，后面再优化也是事倍功半。

1. 系统级设计：选对路，少走弯路

• 电源管理架构：能用 DCDC 就别用 LDO，DCDC 效率能到 90% 以上，LDO 只有 50%~70%。
• 工作模式划分：把系统分成「运行、空闲、休眠、深度休眠」等模式，每个模式对应不同的功耗目标。
• 外设供电控制：不用的外设直接断电，别只靠软件关使能。我见过一个项目，GPS 模块软件关了，但电源没断，待机电流多了 2mA。

2. 电路级设计：硬件是基础

• 降压：在满足性能的前提下，尽量降低工作电压。比如从 3.3V 降到 1.8V，动态功耗能降 70%。
• 降频：动态功耗与频率成正比。不需要全速运行时，用动态调频（DVFS）技术。
• 选型：选低功耗 MCU 和传感器，注意看数据手册里的「每 MHz 功耗」和「休眠电流」。
• 去耦电容：别小看它，去耦不好会导致电源纹波大，间接增加功耗。

3. 软件级设计：让硬件「会偷懒」

• 事件驱动：别用轮询，用中断。轮询就像一直盯着门看有没有人进来，中断是门铃响了再去看。
• 睡眠与唤醒：没事就睡，有事再醒。关键是「睡多久」和「醒多快」的平衡。
• 时钟门控：不用某个模块时，关掉它的时钟。很多 MCU 都支持外设时钟独立控制。
• 任务合并：把零散的小任务攒到一起处理，减少唤醒次数。唤醒一次的成本可能比处理任务本身还高。

知识体系总览

下面这张图，把功耗来源和设计方法论串起来了。你可以把它当作本章的「思维导图」。

本章小结

低功耗设计不是玄学，它是有章可循的。记住三个核心：

1. 功耗来源：动态、静态、漏电流，三管齐下才能降得彻底。
2. 设计方法论：系统级定方向，电路级打基础，软件级做优化。
3. 实战验证：别光看数据手册，拿万用表和示波器去测，数据不会骗人。