4. 硬件电路设计：TJA1044 典型应用电路
硬件设计这块，说白了就是让芯片“活”起来。TJA1044 本身不复杂，但外围电路要是马虎了，CAN FD 通信就会出各种怪毛病。我刚开始做 CAN 项目时，就吃过终端电阻的亏，后面细说。
4.1 TJA1044 典型应用电路
先看一个最基础的应用电路。TJA1044 只需要 5V 供电，引脚不多，但每个引脚都有讲究。
核心引脚连接要点：
- VCC (Pin 3)：接 5V，必须就近放去耦电容。
- GND (Pin 2)：直接连到地平面，别绕线。
- TXD (Pin 1)：接 STM32 的 CAN TX 引脚。
- RXD (Pin 4)：接 STM32 的 CAN RX 引脚。
- CANH (Pin 7) 和 CANL (Pin 6)：差分总线，接终端电阻和共模扼流圈。
- STB (Pin 5)：待机模式控制。我习惯直接拉低，让芯片一直工作在正常模式。
- SPLIT (Pin 8)：共模稳定输出，可悬空或接 5kΩ 分压电阻到 GND。
嗯，这里要注意：TXD 和 RXD 的走线尽量短，别超过 5cm。我在一个项目里把 TXD 拉了 10cm 长，结果 2Mbps 的 CAN FD 直接报错，后来剪短就好了。
4.2 终端电阻选择
终端电阻是 CAN 总线最容易被忽视的地方。很多人直接焊两个 120Ω 完事，但实际没那么简单。
| 参数 | 标准值 | 我的建议 |
|---|---|---|
| 标称阻值 | 120Ω | 120Ω ±1% |
| 功率 | 0.125W | 0.25W 以上 |
| 封装 | 0805 | 1206（散热好） |
| 精度 | ±5% | ±1%（CAN FD 必须） |
避坑指南：我曾经在一个项目中用了 5% 精度的 120Ω 电阻，结果总线两端电阻偏差到了 124Ω 和 118Ω，CAN FD 在 5Mbps 下频繁丢帧。换成 1% 后问题消失。CAN FD 对信号反射比经典 CAN 敏感得多，终端电阻精度必须保证。
终端电阻的位置也有讲究。必须放在总线的最两端，不能放在中间节点上。如果节点数超过 2 个，只有两端节点需要接终端电阻，中间节点不接。
4.3 共模扼流圈选型
共模扼流圈（CMC）的作用是抑制共模干扰。CAN FD 频率高，CMC 选不好反而会衰减信号。
我一般按这个标准选：
- 电感值：51μH ~ 100μH。太小了抑制效果差，太大了会压扁 CAN FD 的上升沿。
- 额定电流：至少 100mA。CAN 总线电流不大，但留余量总没错。
- 直流电阻 (DCR)：小于 0.5Ω。DCR 太大会导致总线压降。
- 共模衰减：在 1MHz ~ 10MHz 范围内至少 -20dB。
个人经验：我常用 TDK 的 ACT45B-510-2P-TL003 或 Würth 的 744232051。这两个型号在 CAN FD 的 2Mbps ~ 5Mbps 频段表现稳定。别用那种 1mH 的大电感，那是给低速 CAN 用的。
4.4 电源去耦电容布局
去耦电容的布局，直接决定 TJA1044 的 EMI 表现。我见过太多人把电容放得老远，结果等于没放。
我的布局原则：
- 100nF 陶瓷电容：必须紧贴 VCC 引脚，距离不超过 2mm。走线先过电容再到芯片。
- 10μF 电解电容：放在 100nF 旁边，稍微远一点可以，但别超过 1cm。
- 地回路：电容的地端直接打过孔到地平面，别绕路。
为什么这么放？ 100nF 负责滤除高频噪声，10μF 负责低频储能。如果 100nF 离芯片远了，引线电感会抵消它的滤波效果。CAN FD 的 TXD 边沿很陡，高频分量多，去耦不好就会辐射出去。
4.5 PCB 布线要点
PCB 布线是硬件设计的最后一步，也是最容易出问题的一步。我总结了几条铁律：
- 差分走线：CANH 和 CANL 必须等长、等宽、紧耦合。线宽 10mil，间距 8mil，误差控制在 5mil 以内。
- 避免 90° 拐角：用 45° 或圆弧。90° 拐角会引入阻抗突变，反射信号。
- 地平面完整：CAN 收发器下面不要走其他信号线，保持地平面连续。
- 隔离区：CAN 总线走线周围 20mil 内不要有高速数字信号。
- ESD 保护：在连接器附近加 TVS 管，比如 PESD1CAN，直接跨接在 CANH 和 CANL 之间。
我曾经踩过的坑：一个项目里，我把 CAN 总线走线穿过了开关电源的下面，结果总线噪声直接飙到 2Vpp，通信完全瘫痪。后来把走线绕开电源区域，噪声降到了 200mVpp。记住，CAN 总线走线要远离开关电源、晶振和电感。
4.6 知识结构总览
下面这张图把本章的核心逻辑串起来了。从 TJA1044 引脚出发，到外围电路设计，再到 PCB 布局，每一步都环环相扣。
这张图把电源、信号、总线三条路径拆开了。你设计时，按这个结构逐个检查，基本不会漏项。
4.7 小结
硬件电路设计没有捷径。TJA1044 虽然皮实，但外围电路做不好，CAN FD 的高速率优势就发挥不出来。终端电阻用 1% 精度的，共模扼流圈选 51μH 左右的，去耦电容紧贴引脚，差分走线等长等宽。做到这几点，硬件层面就稳了。