1. 存储系统全景概览：嵌入式存储层次结构
做嵌入式开发这么多年，我见过太多工程师只盯着代码逻辑，却忽略了存储这个“隐形杀手”。说白了，你代码写得再漂亮，如果数据在存储层次里跑得慢、放不下、或者丢了，那一切都是白搭。这一章，我们就来把嵌入式存储的“家底”翻个底朝天。
1.1 嵌入式存储的“金字塔”模型
嵌入式系统的存储，从来不是单一器件。它是一个从快到慢、从贵到便宜、从小到大的层次结构。我个人习惯把这个结构想象成一个金字塔，越往上走，速度越快，容量越小，价格也越贵。
1.2 各层次深度解析
1.2.1 寄存器：CPU 的“贴身秘书”
寄存器是离 CPU 最近、速度最快的存储。它直接集成在 CPU 内部，访问延迟通常在 1ns 以内。但它的容量极小，一个 32 位处理器通常只有十几个到几十个通用寄存器。
register 关键字或者内嵌汇编，能省掉好几条访存指令。
1.2.2 Cache：透明的“加速器”
Cache 通常由 SRAM 构成，位于 CPU 和主存之间。它自动缓存最近使用的指令和数据。现代嵌入式处理器（如 Cortex-A 系列）通常有 L1、L2 甚至 L3 Cache。
Cache 的核心思想是“局部性原理”：时间局部性（刚用过的数据很快再用）和空间局部性（用了一个地址，附近的地址也快用了）。
1.2.3 片上 SRAM：确定性之王
片上 SRAM 是芯片内部集成的静态随机存取存储器。它不需要刷新，访问速度快，延迟确定。对于实时性要求高的系统（比如电机控制、音频处理），SRAM 是首选。
| 特性 | SRAM | DRAM |
|---|---|---|
| 存储单元 | 6 个晶体管 | 1 个晶体管 + 1 个电容 |
| 访问速度 | ~10ns | ~50-100ns |
| 是否需要刷新 | 否 | 是（每 64ms） |
| 功耗 | 较高（静态功耗大） | 较低（但需刷新功耗） |
| 容量 | 小（几百 KB） | 大（几十 MB 以上） |
1.2.4 片外 DRAM：容量与速度的折中
当片上 SRAM 不够用时，我们就得请出片外 DRAM。SDRAM、DDR、LPDDR 都属于这一类。它们通过外部总线与 CPU 连接，速度受限于总线频率和时序。
嗯，这里要注意：DRAM 需要周期性刷新，否则数据会丢失。而且它的访问延迟比 SRAM 高一个数量级。
1.2.5 Flash：非易失性的“仓库”
Flash 是嵌入式系统的“硬盘”。它断电不丢数据，用来存放固件、文件系统和配置参数。主要分两种：
- NOR Flash： 支持 XIP（片上执行），可以直接运行代码，但写入慢、容量小。
- NAND Flash： 容量大、写入快，但不能 XIP，需要先读到 RAM 再执行。
1.3 存储性能指标与瓶颈分析
光知道层次结构还不够，你得会看指标。我一般用这几个维度来评估存储性能：
- 延迟（Latency）： 从 CPU 发出请求到拿到数据的时间。寄存器 1ns，Cache 几 ns，DRAM 几十 ns，Flash 几十 μs。差了几个数量级。
- 带宽（Bandwidth）： 单位时间内能传输的数据量。DDR 的带宽通常比 SRAM 高，但延迟也大。
- 功耗（Power）： 每 bit 访问的能耗。Cache 访问一次可能只要几 pJ，而 DRAM 要几十 pJ，Flash 更高。
- 容量（Capacity）： 能存多少数据。这个不用多说。
瓶颈在哪？说白了，就是“木桶效应”。你的系统跑得慢，往往不是 CPU 不够快，而是数据在某个存储层次卡住了。
1.4 常见瓶颈场景
| 场景 | 瓶颈层次 | 典型表现 |
|---|---|---|
| 频繁中断 | 寄存器 / Cache | 中断响应慢，上下文切换开销大 |
| 大数据拷贝 | DRAM / 总线 | memcpy 耗时，CPU 空转 |
| Flash 写入 | Flash | 写操作卡顿，系统响应延迟 |
| 随机访问大数组 | Cache | Cache miss 频繁，性能骤降 |
1.5 本章小结
嵌入式存储是一个层次化的系统，从寄存器到 Flash，每一层都有自己的角色和局限。优化的核心就是“把对的数据放在对的地方”。下一节我们会深入 Cache 的细节，看看怎么用代码控制数据流。
嗯，先消化这些。记住：存储是系统的骨架，骨架歪了，肉长再好也没用。