第2章：中断机制深度解析：ARM Cortex-M中断向量表、NVIC配置、中断优先级与抢占

中断，是RTOS的命脉。没有中断，你的系统就是个轮询的傻子。我做了这么多年嵌入式，见过太多人在中断配置上翻车——要么系统响应慢得像蜗牛，要么莫名其妙地死机。今天咱们就把ARM Cortex-M的中断机制彻底讲透。

2.1 中断向量表：系统的“紧急通讯录”

中断向量表，说白了就是一张地址表。CPU发生异常或中断时，硬件会自动从这个表里取出对应的处理函数地址，跳过去执行。Cortex-M的向量表固定在地址0x00000000（或者通过VTOR寄存器重映射）。

表的结构很清晰：

偏移地址	异常/中断号	功能	优先级（默认）
0x00	-	主堆栈指针（MSP）初始值	-
0x04	1	Reset_Handler	-3（最高）
0x08	2	NMI_Handler	-2
0x0C	3	HardFault_Handler	-1
0x10 ~ 0x3C	4 ~ 15	系统异常（SVCall、PendSV、SysTick等）	可配置
0x40 + 4×(n-16)	16 ~ 255	外部中断（IRQ0 ~ IRQ239）	可配置

2.2 NVIC：中断的“交通指挥官”

嵌套向量中断控制器（NVIC）是Cortex-M的中枢神经。它负责中断的使能、挂起、优先级裁决和尾链（Tail-Chaining）。

NVIC的核心寄存器就那么几个，但每个都至关重要：

• ISER（中断设置使能寄存器）：写1使能中断，读1表示已使能。注意，写0无效，必须用ICER清除。
• ICER（中断清除使能寄存器）：写1禁止中断。
• ISPR（中断设置挂起寄存器）：软件可以手动挂起一个中断，用于测试或软触发。
• ICPR（中断清除挂起寄存器）：清除挂起状态。
• IPR（中断优先级寄存器）：每个中断占用8位，但实际使用的位数由优先级分组决定。

2.3 中断优先级与抢占：谁说了算？

Cortex-M的优先级系统，很多人搞混。其实就两个概念：抢占优先级和子优先级（也叫响应优先级）。

优先级分组由SCB->AIRCR寄存器的PRIGROUP字段控制：

PRIGROUP	抢占优先级位数	子优先级位数	优先级个数
0	7	1	128组 × 2级
1	6	2	64组 × 4级
2	5	3	32组 × 8级
3	4	4	16组 × 16级
4	3	5	8组 × 32级
5	2	6	4组 × 64级
6	1	7	2组 × 128级
7	0	8	1组 × 256级（无抢占）

抢占规则其实很简单：

1. 抢占优先级高的中断可以打断抢占优先级低的中断。
2. 抢占优先级相同的中断，子优先级高的先执行，但不能互相打断。
3. 抢占优先级和子优先级都相同，则中断号小的先执行（硬件决定）。

2.4 中断处理流程：硬件自动做了哪些事？

当一个中断被触发，Cortex-M硬件会自动完成以下操作：

1. 入栈：自动压栈8个寄存器（xPSR、PC、LR、R12、R3-R0），共32字节。
2. 取向量：从向量表中读取中断服务函数地址。
3. 更新寄存器：更新SP、PC、LR（LR被设置为EXC_RETURN值）。
4. 执行ISR：跳转到中断服务函数。
5. 出栈：ISR执行完毕后，硬件自动出栈恢复现场。

这里有个性能关键点：尾链（Tail-Chaining）。如果两个中断连续发生，硬件会跳过入栈出栈过程，直接执行下一个ISR。这能节省大量时钟周期。

2.5 中断优先级分组实战配置

下面是一个标准的NVIC配置代码，我一般在项目启动阶段调用：

// 设置优先级分组：4位抢占优先级，4位子优先级
NVIC_SetPriorityGrouping(3);

// 配置UART中断：抢占优先级2，子优先级1
NVIC_SetPriority(USART1_IRQn, (2 << 4) | 1);

// 配置定时器中断：抢占优先级2，子优先级0
NVIC_SetPriority(TIM2_IRQn, (2 << 4) | 0);

// 使能中断
NVIC_EnableIRQ(USART1_IRQn);
NVIC_EnableIRQ(TIM2_IRQn);

注意看，我用了(2 << 4) | 1这种写法。因为优先级寄存器的高4位是抢占优先级，低4位是子优先级。直接写数值容易搞混，移位操作更清晰。

2.6 中断延迟：你不可忽视的性能指标

中断延迟 = 硬件响应时间 + 软件处理时间。硬件响应时间基本固定（Cortex-M3/M4约12个周期），但软件部分可以优化：

• ISR要短：只做最必要的事，比如读数据、清标志、发信号量。复杂逻辑放任务里。
• 避免浮点运算：Cortex-M4F的FPU在中断中会自动保存额外寄存器，增加延迟。
• 合理使用优先级：高优先级中断的ISR要更短，否则会阻塞其他中断。

下面这张图展示了中断处理的全流程：

2.7 常见陷阱与避坑指南

最后，分享几个我这些年积累的经验：

• 优先级分组必须在系统启动时设置一次，中途修改会导致不可预知的行为。我见过有人为了调试在main函数里改分组，结果中断全乱了。
• 中断中不要调用printf。printf内部可能使用互斥锁，中断中调用会导致死锁。用DMA+环形缓冲区代替。
• 注意中断栈大小。Cortex-M使用主栈（MSP）处理中断，如果嵌套层次深，栈空间不够会触发HardFault。我一般给中断栈留至少512字节。
• 中断标志位要尽早清除。有些外设（比如UART）在中断入口时不会自动清标志，你不清它就会反复触发，形成死循环。