硬件选型与原理图设计：低功耗LDO、晶振、去耦电容与VBAT

各位同学，咱们直接进入正题。这一章聊的是硬件选型，说白了就是给STM32挑“粮食”和“心脏”。功耗能不能降下来，系统稳不稳定，很多时候在原理图阶段就定调了。我见过不少项目，代码写得再漂亮，硬件选型没做好，功耗就是压不下去。

今天咱们重点看四个东西：低功耗LDO、32.768KHz RTC晶振、去耦电容布局，还有VBAT引脚供电设计。一个一个来。

低功耗LDO选型：别让电源芯片吃掉你的电池

很多人选LDO只看输出电压和电流，忽略了静态电流（Iq）。你想想看，MCU在休眠时可能只吃几微安，结果LDO自己就消耗了几十微安，那还怎么玩？

我个人习惯，低功耗项目优先选静态电流低于1μA的LDO。比如TI的TPS7A02、ADI的ADP160，或者国产的SGM2036，这些我都用过，表现不错。

另外，压差（Dropout Voltage）也要注意。电池供电时电压会下降，如果LDO压差太大，输出电压会跟着掉。我一般选压差低于200mV的型号，这样电池用到3.3V还能稳住输出。

外部晶振选择：32.768KHz RTC的讲究

RTC晶振看似简单，其实门道不少。STM32的RTC模块对32.768KHz晶振的匹配电容很敏感。选错了，要么起振困难，要么走时不准。

我遇到过一个问题：某批次产品RTC经常停振。查了半天，发现是晶振的负载电容（CL）和STM32内部匹配电容不匹配。STM32的OSC32_IN和OSC32_OUT引脚内部有可调电容，但范围有限。

选型时注意三点：

• 负载电容（CL）：常见6pF、7pF、12.5pF。STM32推荐用6pF或7pF，匹配内部电容后精度更高。
• 频率精度：至少±20ppm，最好±5ppm。否则一天下来误差好几秒。
• ESR（等效串联电阻）：越低越好，一般选<70kΩ。ESR太高，起振困难。

去耦电容布局：小电容，大作用

去耦电容这件事，很多人觉得随便放几个就行。其实不然。STM32在射频通信或高速切换时，电流瞬态变化很大。如果去耦不到位，电压会跌落，轻则复位，重则死机。

我的原则是：每个电源引脚配一个0.1μF陶瓷电容，位置尽量靠近引脚，距离不超过2mm。另外，在PCB的电源入口放一个4.7μF~10μF的钽电容或陶瓷电容，做储能用。

布局顺序很重要：

1. 先放小电容（0.1μF），紧贴MCU电源引脚。
2. 再放大电容（4.7μF），放在小电容外侧。
3. 过孔从电容焊盘直接打到电源层，不要绕路。

VBAT引脚供电设计：备份电源的学问

VBAT引脚是STM32的备份域供电脚，给RTC和备份寄存器供电。低功耗设计里，这个引脚很关键。

典型接法有两种：

• 电池供电：用CR2032纽扣电池，串一个1kΩ电阻再接到VBAT。电阻用来限流，防止电池短路时电流过大。
• 超级电容：如果不需要长期备份，用0.1F~1F的超级电容，成本更低。

注意，VBAT的电压范围是1.65V~3.6V。如果主电源VDD掉电，VBAT会自动切换给备份域供电。切换阈值一般在1.8V左右。

知识结构总览

下面这张图把本章的核心逻辑串起来了。从电源入口到MCU内部，每个环节都影响功耗和稳定性。