硬件设计基础：电源树设计、去耦与晶振选型
各位同学，咱们直接进入正题。低功耗项目，硬件设计是地基。地基没打好，后面软件再怎么优化，功耗也降不下来。今天这一章，我重点聊聊电源树、去耦电容、晶振和GPIO匹配这几个关键点。
说白了，电源树就是给芯片“喂饭”的路径。去耦电容是“稳压器”。晶振是“心跳”。GPIO匹配是“门当户对”。哪个环节出问题，功耗都会失控。
1. 电源树设计：LDO vs DCDC
电源树设计，我习惯从负载端往源头推。先看STM32L4需要几路电压：VDD（1.71V~3.6V）、VDDA（模拟供电）、VDDUSB（USB专用）、VDDIO（IO口供电）。
选LDO还是DCDC？这问题我经常被问到。直接给结论：
| 对比项 | LDO | DCDC |
|---|---|---|
| 效率 | 低（压差大时效率极低） | 高（80%~95%） |
| 纹波 | 极低（< 10μV） | 较高（10~50mV） |
| 静态电流 | 低（可做到1μA以下） | 较高（通常>10μA） |
| 成本 | 低 | 高（需电感） |
| 适用场景 | 模拟电路、低功耗待机 | 主系统供电、大电流 |
我个人经验：待机功耗敏感的场景，用LDO。比如电池供电的传感器节点，大部分时间在休眠，LDO的静态电流可以做到几百纳安。而主控全速运行时，用DCDC。STM32L4跑48MHz时电流约5mA，用DCDC效率能到90%，比LDO省一半电。
我曾经在一个项目中，全部用LDO供电，结果电池续航只有标称值的60%。后来换成DCDC+LDO混合方案，续航直接翻倍。嗯，这就是教训。
2. 去耦电容布局：不是越多越好
去耦电容，很多人觉得“多放几个总没错”。其实不然。电容放错了位置，不仅没用，还可能引入谐振。
STM32L4的电源引脚，官方建议每个VDD/VDDA引脚配一个100nF陶瓷电容。我一般再加一个4.7μF~10μF的钽电容或MLCC做储能。
布局原则就三条：
- 就近放置：电容离芯片引脚越近越好，走线不超过3mm
- 先小后大：100nF紧贴引脚，大电容稍远
- 地回路短：电容地端直接打过孔到地平面，不要绕路
你想想看，芯片内部开关频率几十MHz，电容离远了，寄生电感一上去，去耦效果就没了。我习惯在PCB布局时，先把所有去耦电容的位置定好，再走其他信号线。
3. 晶振选型与功耗关系
晶振是系统的“心跳”。STM32L4有两个时钟源：LSE（32.768kHz）和HSE（4~48MHz）。低功耗项目，晶振选型直接影响休眠电流。
先说LSE。这是RTC和低功耗定时器的时钟源。选晶振时，我关注三个参数：
- 负载电容（CL）：常见6pF、7pF、12.5pF。CL越小，功耗越低
- 等效串联电阻（ESR）：越低越好，一般选<70kΩ
- 频率精度：±20ppm够用，RTC场景建议±5ppm
我曾经踩过一个坑：选了一颗12.5pF负载电容的晶振，结果RTC模块电流比数据手册多了3μA。后来换成6pF的晶振，电流直接降到0.8μA。为什么？负载电容越大，驱动电路需要提供的电流就越大。
再说HSE。如果项目对功耗要求极高，可以考虑直接用内部HSI（16MHz）。HSI精度±1%，大多数场景够用。但如果你需要USB或高精度定时，还是得用HSE。
HSE的功耗比HSI高约0.5mA。所以我的建议是：能不用HSE就不用。系统启动时先用HSI，等需要高精度时钟时再切到HSE。
4. GPIO电平匹配
GPIO电平匹配，说白了就是“门当户对”。STM32L4的IO口是1.71V~3.6V兼容的。但如果你外接5V器件，直接连会烧IO。
常见的电平匹配方案：
- 电阻分压：简单，但速度受限（适合<1MHz）
- 电平转换芯片：如TXS0102，双向自动转换
- 开漏输出+上拉：适合I2C等总线
我习惯用开漏+上拉的方式。比如STM32L4的IO配置为开漏输出，外部上拉到3.3V或5V。这样既省了电平转换芯片，又降低了功耗——开漏输出时，IO口不主动驱动高电平，静态电流几乎为零。
还有一个容易忽略的点：未使用的GPIO。STM32L4的未使用GPIO，一定要配置为模拟模式或输出低电平。否则浮空输入会导致IO口反复翻转，功耗增加几十μA。
嗯，这里要注意：配置为模拟模式时，内部上下拉电阻都断开，功耗最低。我习惯在初始化代码里，把所有未用GPIO都设为模拟模式。
总结一下这章的核心：电源树要混合设计，去耦电容要就近布局，晶振选低负载电容，GPIO要匹配好电平。这些基础打牢了，后续的软件优化才能发挥效果。