📚 课程目录第3章多核CPU模型

3、多核CPU模型：SMP与AMP架构区别、多核启动流程、核间中断(IPI)模拟

多核系统，说白了就是一块芯片里塞了好几个CPU核心。但核心之间怎么配合，这里面门道很深。我这些年调试过的多核系统，踩过的坑真不少——有的系统核心之间抢资源抢到死锁，有的核心启动顺序搞反了直接挂掉。今天咱们就把SMP、AMP、多核启动和IPI这几个硬骨头啃下来。

3.1 SMP与AMP：两种截然不同的协作哲学

先问个问题：多个核心是共享一个操作系统，还是各跑各的系统？这个问题的答案，就是SMP和AMP的分水岭。

对比维度	SMP（对称多处理）	AMP（非对称多处理）
操作系统	所有核心共享一个OS	每个核心可运行不同OS或裸机程序
内存视图	统一内存空间，共享所有资源	内存分区隔离，核心间通过共享内存通信
调度方式	OS统一调度，任务可在任意核心迁移	静态分配，每个核心运行固定任务
典型场景	服务器、桌面、高性能计算	嵌入式实时控制、基带处理、异构计算
调试难度	中等（需处理并发竞争）	较高（需协调多个独立系统）

我的经验：在Renode里模拟SMP系统时，最常遇到的问题不是核心跑不起来，而是缓存一致性模拟导致的时序偏差。AMP反而简单些——核心之间物理隔离，只要把共享内存的访问时序调准就行。

3.2 多核启动流程：谁先醒，谁后醒？

多核系统上电后，不是所有核心同时开始跑代码的。这里面有一套严格的唤醒机制。我见过一个项目，工程师以为所有核心从Reset向量开始同时执行，结果数据被多个核心同时写入同一个寄存器——嗯，那画面太美我不敢看。

3.2.1 典型启动流程（以ARM为例）

核心0（主核）先启动：上电后只有Core 0从Reset向量开始执行。
主核初始化：设置页表、初始化中断控制器、初始化定时器。
唤醒从核：主核通过IPI或特定寄存器（如ARM的GIC）发送唤醒信号。
从核自举：从核收到唤醒信号后，跳转到指定的启动地址执行。
同步屏障：所有核心到达同步点后，才开始并行执行任务。

避坑指南：我曾经在Renode里模拟一个4核系统，从核启动后总是卡在自举阶段。查了两天才发现——主核发送唤醒信号后没有等待从核确认，导致从核还没准备好就开始发后续指令。解决方案是在主核和从核之间加一个握手标志位。

3.2.2 Renode中的多核启动配置

在Renode里配置多核启动，关键是要告诉模拟器每个核心的启动地址和唤醒方式。下面是一个典型的RISC-V多核启动脚本片段：

// 创建4核RISC-V系统
cpu0: CPU.RiscV32 @ sysbus
    cpuType: "rv32imac"
    hartId: 0
    startAddress: 0x80000000

cpu1: CPU.RiscV32 @ sysbus
    cpuType: "rv32imac"
    hartId: 1
    startAddress: 0x80000000
    // 从核默认处于WFI状态，等待主核唤醒

cpu2: CPU.RiscV32 @ sysbus
    cpuType: "rv32imac"
    hartId: 2
    startAddress: 0x80000000

cpu3: CPU.RiscV32 @ sysbus
    cpuType: "rv32imac"
    hartId: 3
    startAddress: 0x80000000

// 主核启动后，通过写入特定地址唤醒从核
// 例如：*(volatile uint32_t*)0x02000000 = 1;  // 唤醒Core 1

注意：所有核心的startAddress可以相同，但实际执行路径必须不同。通常的做法是：主核执行完整的初始化流程，从核先自旋等待一个标志位，主核设置标志位后从核才继续执行。

3.3 核间中断（IPI）模拟：核心之间的“快递员”

IPI（Inter-Processor Interrupt）是多核系统里核心之间通信的核心机制。你可以把它想象成核心之间的“快递员”——一个核心想通知另一个核心做某件事，就发一个IPI过去。

3.3.1 IPI的典型用途

任务调度：一个核心负载过高时，通过IPI通知其他核心帮忙分担。
TLB刷新：某个核心修改了页表，需要通知其他核心刷新TLB。
同步操作：所有核心执行barrier同步，等待最后一个核心到达。
电源管理：主核通过IPI唤醒或休眠从核。

3.3.2 Renode中的IPI模拟实现

Renode模拟IPI的方式，取决于你选择的中断控制器模型。以ARM的GIC（Generic Interrupt Controller）为例：

// 在Renode中配置GIC支持IPI
gic: InterruptControllers.ARM_GIC @ sysbus
    cpuCount: 4
    // IPI使用中断ID 0-15（软件生成的中断）
    // 每个核心可以向其他核心发送SGI（Software Generated Interrupt）

// 发送IPI的模拟代码（在目标固件中）
// 向Core 1发送SGI中断ID 1
GICD_SGIR = (1 << 16) | 1;  // 目标列表=Core 1，SGI ID=1

// 接收端处理（Core 1的中断处理函数）
void ipi_handler(void) {
    uint32_t irq_id = GICC_IAR & 0x3FF;  // 读取中断ID
    if (irq_id == 1) {
        // 处理IPI任务
        do_something();
    }
    GICC_EOIR = irq_id;  // 写回结束标志
}

我的调试技巧：在Renode里调试IPI时，我习惯在发送端和接收端各加一个log打印。如果发现发送端打印了但接收端没反应，大概率是中断控制器配置错了——要么是中断ID没对上，要么是目标核心掩码设错了。

3.4 多核时序分析：看不见的竞争

多核系统最头疼的问题，就是时序竞争。两个核心同时访问同一个内存地址，谁先谁后？这个顺序会影响程序结果吗？

在Renode里，我们可以通过设置核心的时钟频率和内存访问延迟来模拟这种竞争。举个例子：

// 设置不同核心的时钟频率，模拟异构系统
cpu0: CPU.RiscV32 @ sysbus
    frequency: 100000000  // 100MHz

cpu1: CPU.RiscV32 @ sysbus
    frequency: 50000000   // 50MHz，比Core 0慢一半

// 设置内存访问延迟
sysbus.memory: Memory.MappedMemory @ sysbus 0x80000000
    size: 0x100000
    // 默认延迟1个时钟周期
    // 可以通过修改模型源码来增加延迟

重要提醒：Renode默认的内存访问是原子性的——一个核心读内存时，其他核心必须等待。但真实硬件中，多核同时访问同一地址可能导致数据竞争。如果你要模拟这种竞争，需要修改内存模型的访问控制逻辑，或者使用支持乱序执行的核心模型。

3.5 知识结构总览

下面这张图把本章的核心知识点串起来了。我建议你把它存下来，调试多核系统时对照着看。

3.6 本章小结

多核系统不是简单地把几个核心拼在一起。SMP和AMP的选择，决定了你的软件架构、内存布局和调试策略。多核启动流程必须严格遵循“主核先启、从核等待”的规则，否则系统连跑都跑不起来。IPI是核心间通信的命脉，在Renode里模拟IPI时，重点检查中断控制器的配置是否正确。