第1章 RISC-V与RVV基础
各位同学，咱们今天聊聊RISC-V和它的向量扩展——RVV。说实话，我第一次接触RISC-V时，心里也犯嘀咕：这玩意儿跟ARM、x86比到底行不行？后来做项目多了，才慢慢品出它的好。
RISC-V是个开源指令集架构，2010年起源于加州大学伯克利分校。它不像ARM那样需要授权费，也不像x86那样封闭。你想想看，一个开放、简洁、可扩展的ISA，对芯片设计者来说意味着什么？自由。
核心观点：RISC-V不是某一家公司的产品，而是一个由基金会维护的开放标准。任何人都可以设计RISC-V处理器，无需支付专利费。
1.1 RISC-V指令集架构概述
RISC-V的设计哲学是「基础指令集 + 可选扩展」。基础指令集（RV32I/RV64I）只有不到50条指令，极其精简。扩展模块则按需添加，比如M扩展（乘除法）、F扩展（单精度浮点）、D扩展（双精度浮点），以及我们今天的主角——V扩展（向量）。
我个人习惯把RISC-V比作乐高积木。基础指令集是那些标准砖块，扩展模块是特殊零件。你想搭什么就搭什么，不需要的零件完全可以扔掉。这种模块化设计，在嵌入式场景里特别实用。
| 扩展名称 | 功能 | 典型应用 |
|---|---|---|
| RV32I/RV64I | 基础整数指令 | 所有RISC-V处理器必备 |
| M扩展 | 整数乘除法 | 需要硬件乘除的场景 |
| F/D扩展 | 单/双精度浮点 | 科学计算、图形处理 |
| V扩展 | 向量运算 | 多媒体、AI、信号处理 |
1.2 RVV向量扩展标准介绍
RVV（RISC-V Vector Extension）是RISC-V的向量处理扩展，目前最新版本是v1.0。我在2022年参与过一个AI推理芯片项目，当时团队在ARM Neon和RVV之间反复纠结。最后选了RVV，为什么？因为它的向量长度是编程透明的。
什么意思呢？你写一段向量代码，不需要知道硬件到底有多少个向量处理单元。代码在128位宽的硬件上能跑，在512位宽的硬件上也能跑，自动适配。ARM Neon就不行，NEON是固定128位，你写死了就得按128位优化。
个人经验：我在移植一个图像滤波算法时，从ARM Neon转到RVV，代码量减少了约40%。因为RVV的掩码（mask）机制让我可以优雅地处理边界像素，不用写一堆边界判断。
1.3 RVV与SIMD的区别
很多人问我：RVV不就是SIMD吗？其实不然。传统SIMD（比如ARM NEON、x86 SSE/AVX）是固定向量长度的。你写代码时就得知道硬件是128位还是256位，然后针对性地做数据打包和解包。
RVV走的是另一条路——向量长度无关（Vector Length Agnostic, VLA）。硬件可以支持任意长度的向量，软件通过读取vl（向量长度）寄存器来知道当前能处理多少元素。说白了，软件写一次，硬件自动伸缩。
| 特性 | 传统SIMD | RVV |
|---|---|---|
| 向量长度 | 固定（128/256/512位） | 可配置（VLA） |
| 代码移植性 | 差，需针对不同长度重写 | 好，一次编写到处运行 |
| 掩码支持 | 有限或需要额外指令 | 原生支持，每条向量指令都可带掩码 |
| 寄存器数量 | 固定（如NEON有32个128位） | 32个向量寄存器，每个长度可配 |
| 数据类型 | 需手动打包/解包 | 直接支持多种类型混合 |
举个例子。假设你要做两个数组的加法。在ARM NEON里，你得先判断数组长度是不是128位的整数倍，然后循环处理整块，最后处理剩余元素。在RVV里，你只需要设置向量长度，一条vadd.vv指令搞定，硬件自动处理边界。
避坑指南：我曾经在一个项目中，把RVV的VLA特性理解错了，以为向量长度越大性能越好。结果在短向量场景下，频繁设置vl寄存器反而带来了额外开销。记住：VLA是灵活性，不是性能保证。要根据实际数据长度合理配置。
1.4 RVV编程模型
RVV的编程模型，我总结为三个核心概念：向量寄存器、向量长度、掩码。
- 向量寄存器（v0-v31）：32个寄存器，每个可以配置为不同长度（比如128位、256位、512位）。数据就存在这里。
- 向量长度（vl）：一个特殊寄存器，告诉硬件当前要处理多少个元素。你通过
vsetvli指令设置它。 - 掩码（mask）：一个布尔向量，控制哪些元素参与运算。掩码为1的元素执行操作，为0的跳过。
来看一段简单的RVV汇编代码，感受一下：
# 假设 a 数组地址在 a0，b 数组地址在 a1，结果存 c 数组地址在 a2
# 数组长度 n 在 a3
loop:
vsetvli t0, a3, e32, m1 # 设置向量长度，处理32位整数，LMUL=1
vle32.v v0, (a0) # 从 a0 加载向量到 v0
vle32.v v1, (a1) # 从 a1 加载向量到 v1
vadd.vv v2, v0, v1 # v2 = v0 + v1
vse32.v v2, (a2) # 将结果存回 c 数组
sub a3, a3, t0 # 剩余长度减少
add a0, a0, t0, sll #2 # 指针前进
add a1, a1, t0, sll #2
add a2, a2, t0, sll #2
bnez a3, loop # 如果还有剩余，继续循环这段代码的核心是vsetvli指令。它根据你请求的类型（e32表示32位整数）和LMUL（向量长度乘数），自动计算出合适的vl值。硬件可能一次处理8个元素，也可能一次处理16个，但代码不用改。
我的习惯：写RVV代码时，我通常先用C语言的内建函数（intrinsics）做原型验证，确认逻辑正确后，再手工调汇编做性能优化。内建函数跟汇编指令一一对应，但写起来更友好。
下面这张图展示了RVV编程模型的核心数据流：
从这张图可以看出，RVV的数据流是：内存 → 向量寄存器 → 运算单元 → 向量寄存器 → 内存。vl和掩码在整个过程中起控制作用。你想想看，这种设计让硬件可以灵活地调整并行度，而软件只需要关注数据本身。
1.5 本章小结
好了，咱们把第一章的核心内容捋一捋：
- RISC-V是模块化、可扩展的开源ISA，基础指令集极简，扩展按需添加。
- RVV是RISC-V的向量扩展，采用VLA设计，代码一次编写，硬件自动适配。
- RVV跟传统SIMD最大的区别在于向量长度可配置，掩码原生支持，代码移植性好。
- 编程模型围绕向量寄存器、vl、掩码三个核心概念展开。