1. I2C总线基础：历史、物理层、电气特性与总线拓扑
各位好，我是老周。做嵌入式这行十几年了，调试过的I2C问题少说也有上百个。今天咱们从头聊聊I2C总线——别觉得基础就跳过，很多疑难杂症，根子恰恰就在这些“基础”里。
1.1 从一根线到两根线：I2C的诞生
上世纪80年代初，飞利浦实验室的工程师们遇到一个麻烦：电视、收音机里的芯片越来越多，每加一个芯片就得拉一堆控制线。板子越走越密，成本越来越高。他们想要一种简单的、只需要两根线的总线，让所有芯片都能挂上去通信。
1982年，I2C（Inter-Integrated Circuit）总线就这么诞生了。说白了，就是“芯片间互联”的意思。两根线：一根时钟线SCL，一根数据线SDA。所有设备都挂在这两根线上，靠地址区分谁跟谁说话。
我记得第一次用I2C时还纳闷：两根线就能搞定？后来才发现，这玩意儿的设计哲学就是“极简”——用最少的引脚，做最灵活的事。
核心设计目标：
- 两根线（SCL + SDA）完成多设备通信
- 支持多主多从，谁都能当老大
- 地址机制，每个设备有唯一ID
- 硬件开销极低，随便两个GPIO就能模拟
1.2 物理层：两根线的秘密
I2C的物理层其实很简单，但简单不等于没讲究。咱们拆开看。
1.2.1 开漏输出与线与逻辑
I2C的SCL和SDA都是开漏（Open-Drain）结构。什么意思？就是芯片只能把线拉低，不能主动拉高。拉高靠的是外部的上拉电阻。
你想想看，如果两个设备同时往线上写数据，一个写1一个写0，传统推挽输出直接就短路了。但开漏结构不会——谁拉低，线就是低电平。这就是“线与”逻辑：只要有一个设备拉低，总线就是低。
实战经验：我调试过一个温湿度传感器，SCL波形总是不干净。查了半天，发现是上拉电阻焊错了，用了10kΩ。换成4.7kΩ后，波形立马干净了。上拉电阻的选择，后面会细讲。
1.2.2 上拉电阻：选大了还是选小了？
上拉电阻的取值直接影响总线性能。选大了，上升沿慢；选小了，功耗大、驱动能力不够。我一般按这个表来估算：
| 总线电容 | 标准模式（100kHz） | 快速模式（400kHz） | 高速模式（3.4MHz） |
|---|---|---|---|
| ~50pF（短距离） | 4.7kΩ - 10kΩ | 2.2kΩ - 4.7kΩ | 1kΩ - 2.2kΩ |
| ~100pF（中等距离） | 2.2kΩ - 4.7kΩ | 1kΩ - 2.2kΩ | 不推荐 |
| ~200pF（长距离） | 1kΩ - 2.2kΩ | 不推荐 | 不推荐 |
嗯，这里要注意：总线电容主要来自PCB走线、芯片引脚和线缆。走线越长、分支越多，电容越大。我见过有人用50cm的杜邦线接I2C，400kHz下波形完全没法看——上升沿都快成正弦波了。
1.3 电气特性：电平标准与噪声容限
I2C的电气特性，说白了就是“什么算高、什么算低”。不同电压域的设备混接时，这里最容易出问题。
1.3.1 输入电平阈值
标准I2C规范定义得很清楚：
- 低电平输入（VIL）： ≤ 0.3 × VDD
- 高电平输入（VIH）： ≥ 0.7 × VDD
- 低电平输出（VOL）： ≤ 0.4V（在3mA灌电流下）
举个例子：3.3V系统下，低于0.99V算低，高于2.31V算高。中间那1.32V是噪声容限——说白了就是给你留的余量。
我曾经踩过的坑：一个项目里用了5V的EEPROM和3.3V的MCU通信。MCU输出高电平只有3.3V，EEPROM的VIH是0.7×5V=3.5V。3.3V < 3.5V，EEPROM死活不认。后来加了电平转换芯片才解决。记住：不同电压域的设备不能直连！
1.3.2 总线电容限制
I2C规范对总线电容有明确限制：标准模式400pF，快速模式400pF，高速模式100pF。超过这个值，上升沿会变慢，时序就乱了。
怎么估算总线电容？我有个土办法：每米线缆大约50-100pF，每个芯片引脚大约5-10pF。算下来，标准模式下最多接十几个设备，线长别超过1米。
1.4 总线拓扑：星型、总线型还是菊花链？
I2C的拓扑结构，很多人以为只有一种——其实不然。不同拓扑对信号质量影响很大。
1.4.1 标准总线型（最常用）
所有设备都挂在同两根线上，SCL和SDA各走一条线，每个设备就近接入。这是最常见的接法，也是I2C规范推荐的。
优点：简单、直观、好调试。
缺点：分支会产生反射，高频下信号质量下降。
1.4.2 星型拓扑（小心使用）
主设备在中心，每个从设备单独拉线。这种接法在传感器网络中很常见——每个传感器一根线拉到主控板。
问题在于：分支线会产生阻抗不连续，信号反射严重。我调试过一个项目，4个传感器用星型接法，400kHz下SDA波形上全是毛刺。后来改成总线型，问题消失。
1.4.3 菊花链（不推荐）
设备A的SDA/SCL接到设备B，设备B再接到设备C。这种接法在I2C里很少用，因为每个设备都会引入延迟和电容，信号质量会逐级恶化。
我的建议：能用总线型就用总线型。如果必须用星型，分支线尽量短（<10cm），或者加总线缓冲器。
1.5 知识结构总览
下面这张图把I2C总线基础的核心知识点串起来了。我画图时习惯把物理层、电气特性和拓扑结构分开，这样调试时能快速定位问题出在哪一层。
1.6 小结：调试前先问自己三个问题
每次拿到一个I2C问题，我习惯先问自己三件事：
- 上拉电阻选对了吗？ 4.7kΩ是通用起点，高速场景降到2.2kΩ或1kΩ。
- 电平匹配吗？ 不同电压域的设备必须加电平转换。
- 拓扑合理吗？ 分支线尽量短，总线电容别超标。
这三步走完，大部分I2C问题已经能定位了。剩下的，就是时序和协议层面的问题了——那是后面章节要聊的内容。
个人习惯：我每次画原理图时，都会在I2C总线上预留上拉电阻的焊盘位置，方便调试时换不同阻值。这个小习惯，帮我省了不少事。