中断机制深度解析：NVIC、优先级与延迟分析

中断，说白了就是CPU干活干到一半，突然被叫去处理更紧急的事。在UART通信里，中断用得不好，数据就丢了。今天咱们把NVIC、中断优先级、中断延迟这几个硬骨头啃透。

NVIC嵌套向量中断控制器

NVIC是Cortex-M内核的中断管家。我刚开始接触STM32时，以为中断就是简单响应一下。后来发现，NVIC的嵌套能力才是关键——高优先级中断可以打断低优先级中断，形成“嵌套”。

NVIC内部维护了一张中断向量表。每个中断源对应一个入口地址。当中断触发时，CPU自动从向量表加载地址并跳转。嗯，这里要注意：向量表可以重定位，我在一个Bootloader项目里就吃过这个亏——忘了重定位向量表，中断全跑飞了。

中断优先级：抢占优先级 vs 子优先级

Cortex-M的中断优先级分两段：抢占优先级和子优先级。抢占优先级决定能否嵌套，子优先级决定同抢占级时的响应顺序。

优先级分组	抢占优先级位数	子优先级位数	应用场景
NVIC_PriorityGroup_0	0 bit	4 bits	所有中断同级，无嵌套
NVIC_PriorityGroup_1	1 bit	3 bits	2级抢占，8级子优先级
NVIC_PriorityGroup_2	2 bits	2 bits	4级抢占，4级子优先级
NVIC_PriorityGroup_3	3 bits	1 bit	8级抢占，2级子优先级
NVIC_PriorityGroup_4	4 bits	0 bits	16级抢占，无子优先级

数值越小，优先级越高。这个反直觉的设计坑过不少人。我曾经在项目里把UART中断优先级设成15，结果数据收着收着就丢了——因为被其他中断堵死了。

// 配置UART中断优先级示例
NVIC_InitTypeDef NVIC_InitStructure;

// UART接收中断：最高优先级
NVIC_InitStructure.NVIC_IRQChannel = USART1_IRQn;
NVIC_InitStructure.NVIC_IRQChannelPreemptionPriority = 0;  // 最高抢占
NVIC_InitStructure.NVIC_IRQChannelSubPriority = 0;         // 最高子优先级
NVIC_InitStructure.NVIC_IRQChannelCmd = ENABLE;
NVIC_Init(&NVIC_InitStructure);

// DMA完成中断：次高优先级
NVIC_InitStructure.NVIC_IRQChannel = DMA1_Channel5_IRQn;
NVIC_InitStructure.NVIC_IRQChannelPreemptionPriority = 1;
NVIC_InitStructure.NVIC_IRQChannelSubPriority = 0;
NVIC_InitStructure.NVIC_IRQChannelCmd = ENABLE;
NVIC_Init(&NVIC_InitStructure);

中断延迟分析

中断延迟，就是从中断触发到ISR第一条指令执行的时间。这个指标直接影响实时性。你想想看，UART波特率115200，一个字节大约87μs。如果中断延迟超过这个时间，下一个字节就覆盖了当前字节——数据就坏了。

中断延迟的组成：

1. 硬件延迟（固定部分）：CPU检测中断、压栈、取向量表。Cortex-M3/M4大约12个时钟周期。
2. 软件延迟（可变部分）：当前正在执行的指令不能被打断（如多周期指令），还有中断屏蔽的影响。
3. 高优先级中断阻塞：如果有更高优先级中断正在执行，当前中断只能等着。

实测数据（STM32F407 @168MHz）：

场景	中断延迟（时钟周期）	中断延迟（时间）
无嵌套，无FPU	12	~71ns
有嵌套（被抢占一次）	12 + ISR执行时间	取决于ISR
有FPU自动保存	12 + 17	~172ns
中断屏蔽期间	无限等待	直到开中断

中断优先级分组配置实战

配置优先级分组要在系统初始化时一次搞定。我建议在main函数第一行就调用：

NVIC_PriorityGroupConfig(NVIC_PriorityGroup_2);  // 4级抢占，4级子优先级

为什么选Group_2？因为大多数嵌入式项目不需要超过4级的嵌套深度。4级抢占够用，4级子优先级在同级内做微调。Group_4虽然支持16级抢占，但管理起来太复杂，容易把自己绕晕。

中断延迟优化技巧

优化中断延迟，说白了就是让CPU尽快响应中断。我总结了几条实战经验：

1. ISR要短：ISR里只做标志位设置或数据搬运，不要做复杂计算。复杂逻辑放主循环或任务里。
2. 避免中断屏蔽：关中断的时间越短越好。我曾经见过有人在整个SPI传输过程中关中断——结果UART数据全丢了。
3. 合理分配优先级：时间敏感的中断给高优先级，非敏感的给低优先级。
4. 利用尾链技术：Cortex-M的尾链技术可以在连续中断时跳过出栈/入栈，节省12个时钟周期。这个硬件自动完成，但前提是ISR里不要手动操作堆栈。
5. 禁用不必要的FPU自动保存：如果ISR不用浮点运算，可以关闭FPU自动压栈。

// 关闭FPU自动保存（在系统初始化时调用）
void FPU_DisableAutoSave(void)
{
    uint32_t fpu_cpacr = SCB->CPACR;
    fpu_cpacr &= ~(0x0F << 20);  // 清除CP10和CP11的权限位
    SCB->CPACR = fpu_cpacr;
    __DSB();
    __ISB();
}