📚 课程目录第1章 JTAG基础概念

1. JTAG基础概念：JTAG历史、IEEE 1149.1标准、TAP控制器、边界扫描原理

各位同学，咱们今天聊JTAG。说实话，这玩意儿在嵌入式开发里就像空气一样——你平时感觉不到它，但一旦芯片焊上去跑不起来，你第一个想到的就是它。

JTAG的全称是Joint Test Action Group，翻译过来就是“联合测试行动组”。听起来像是个特工组织对吧？其实它是一帮芯片公司在1985年凑在一起搞出来的标准。我当时刚入行时，老工程师跟我说：“JTAG就是给芯片装了个后门。”后来我才明白，这话糙理不糙。

80年代的电路板，密密麻麻全是DIP封装的芯片。那时候测试人员最头疼的事，就是板子焊好了，上电发现某个引脚虚焊了。怎么办？拿万用表一根一根量，量到眼睛发花。

我记得有个老前辈跟我讲过，他们当年测一块板子要三天，其中两天半都在找短路和虚焊。后来飞利浦、西门子、英特尔这些公司坐不住了，联合起来搞了个JTAG标准。目的很简单：能不能通过几个引脚，直接访问芯片内部的所有引脚？

1985年提出草案，1990年正式成为IEEE 1149.1标准。这个标准的核心思想就是——边界扫描。

核心要点：JTAG最初是为了解决PCB板级测试问题而诞生的。它通过4-5根信号线，实现了对芯片引脚状态的“透视”能力。后来大家发现，这玩意儿不仅能测试，还能调试、还能编程——于是就成了嵌入式开发的标配。

IEEE 1149.1标准，全称是“Standard Test Access Port and Boundary-Scan Architecture”。翻译过来就是“标准测试访问端口和边界扫描架构”。

这个标准规定了四件事：

说白了，IEEE 1149.1就是一本“芯片调试接口的说明书”。你只要按这个说明书做，不同厂家的芯片就能用同一个调试器来操作。

TAP控制器，全称Test Access Port Controller。它是JTAG的核心状态机，负责控制所有操作。

这个状态机有16个状态，但常用的其实就几个。我刚开始学的时候，看到那个状态图就头大——16个状态，各种跳转，跟迷宫似的。后来我总结了一个规律：你只需要记住一条主路径。

这条主路径是：

嗯，这里要注意：TAP控制器的状态切换完全由TMS引脚的电平决定。TCK每来一个上升沿，TAP就根据TMS的值跳转到下一个状态。所以，你只要控制好TMS的时序，就能让TAP做任何操作。

个人经验：我在调试一块STM32F4的板子时，发现JTAG死活连不上。用示波器量TMS波形，发现有个毛刺导致TAP跳到了错误状态。后来在TMS线上加了个10kΩ上拉电阻，问题就解决了。所以，信号完整性在JTAG调试中非常关键。

边界扫描的原理，说白了就是在每个芯片引脚旁边加一个“开关”。这个开关可以让你：

你想想看，如果每个引脚旁边都有一个这样的“开关”，而且这些开关可以串起来，那会发生什么？

你可以通过TDI输入一串数据，让这些数据“流过”所有引脚，然后从TDO读出来。这样一来，你就能知道每个引脚当前是什么状态，或者强制让每个引脚输出什么电平。

这就是边界扫描的核心思想——把并行世界变成串行世界。

具体来说，边界扫描寄存器（BSR）由多个边界扫描单元（BSC）组成。每个BSC对应一个芯片引脚。这些BSC串联成一个移位寄存器链，通过TDI输入、TDO输出。

操作流程是这样的：

我曾经遇到过一个案例：一块板子上的FPGA和ARM芯片通信不正常。用万用表量引脚电平都对，但就是跑不起来。后来我用JTAG的EXTEST指令，强制给FPGA的某个引脚输出高电平，发现ARM那边读到的却是低电平——原来是PCB走线中间有个过孔虚焊了。

避坑指南：边界扫描虽然强大，但它有一个限制——它只能测试芯片引脚级别的连接，不能测试芯片内部的逻辑功能。如果你怀疑芯片内部逻辑有问题，边界扫描帮不了你，你得用其他调试手段。

标准的JTAG接口有5根信号线（其中1根可选）：

我个人习惯把JTAG接口叫做“四线一可选”。TCK、TMS、TDI、TDO这四根是必须的，TRST可以不用。但有些芯片（比如某些ARM Cortex-M系列）把TRST和系统复位绑在一起，这时候你就得小心了——拉低TRST可能会让整个芯片复位。

下面这张图展示了JTAG的核心概念之间的关系，我画了好几个版本才定下来这个结构：

好了，第一章的内容就这些。我帮你梳理一下必须记住的点：