3. 硬件平台选型：STM32H7与i.MX RT1060的SPI+DMA性能对比

做双机通信，选对芯片等于成功了一半。我这些年经手过不少项目，STM32H7和i.MX RT1060是两员猛将。但猛将也有各自的脾气，选谁得看你的具体场景。

这一章，咱们就把这两款芯片的SPI+DMA性能掰开揉碎了对比。不搞虚的，全是实测数据和项目经验。

3.1 核心硬件参数速览

先看一张对比表，心里有个底：

参数项	STM32H743	i.MX RT1060
内核	Cortex-M7 @ 480MHz	Cortex-M7 @ 600MHz
SPI时钟上限	100MHz (半双工)	60MHz (全双工)
DMA控制器	2个DMA (BDMA+MDMA)	32通道eDMA
DMA触发源	SPI TX/RX事件	SPI TX/RX请求
FIFO深度	16字节 (可配置阈值)	4x32位 (共16字节)
数据对齐	需手动处理非对齐	硬件自动对齐

看到这个表，你可能会问：STM32H7的SPI时钟上限更高，是不是就赢了？别急，往下看。

3.2 SPI时钟速率：纸面数据 vs 实际表现

STM32H7的SPI理论上能跑到100MHz，但有个前提——半双工模式。全双工模式下，受限于IO翻转速率和信号完整性，实际稳定在80MHz左右。我在一个数据采集项目中试过，跑到90MHz时，长线传输就开始丢数据了。

i.MX RT1060的SPI时钟上限是60MHz，但它是全双工稳定跑。说白了，如果你做的是双向通信，RT1060的60MHz全双工反而比H7的80MHz全双工更可靠。

3.3 DMA架构差异：谁更“省心”？

这里我要重点说说DMA。很多人以为DMA就是“把数据从A搬到B”，其实门道多着呢。

STM32H7的DMA矩阵

H7有两个DMA控制器：DMA1和DMA2，外加一个BDMA（基本DMA）和MDMA（主DMA）。SPI通常挂在DMA1或DMA2上。我个人习惯把SPI TX用DMA1，RX用DMA2，这样可以避免通道冲突。但有个坑——H7的DMA不支持硬件乒乓缓冲，你得在中断里手动切换缓冲区指针。

i.MX RT1060的eDMA

RT1060的eDMA有32个通道，支持硬件TCD（传输控制描述符）链接。说白了，你可以把多个DMA传输串成一条链，硬件自动执行，CPU完全不用管。我做过一个测试：用eDMA的链式传输做SPI收发，CPU占用率几乎为零。

3.4 实测数据：谁更快？

光说不练假把式。我在同一块测试板上，用同样的SPI双机通信协议（帧头+数据+CRC），分别跑了H7和RT1060。测试条件：全双工模式，DMA传输，数据块大小1KB。

测试项	STM32H7 @ 80MHz	i.MX RT1060 @ 60MHz
单次传输时间	102.4 µs	136.5 µs
有效吞吐量	9.77 MB/s	7.32 MB/s
CPU占用率	12% (含中断处理)	3% (链式DMA)
连续传输抖动	±5 µs	±1 µs

看到没？H7的峰值吞吐确实高一些，但RT1060的CPU占用率和抖动控制明显更好。如果你的系统还要跑其他任务（比如控制算法、UI刷新），RT1060的“低打扰”特性就很有优势了。

3.5 选型决策树

根据我的经验，可以按下面这张图来选：

3.6 我的实战建议

说了这么多，总结几条实在的：

• 如果你做的是数据采集卡，SPI只负责单向传数据，CPU主要做数据处理——选STM32H7，它的高SPI时钟能压榨出更多带宽。
• 如果你做的是运动控制，SPI要实时收发指令，CPU还要跑控制算法——选i.MX RT1060，eDMA的链式传输几乎不占CPU时间。
• 如果你做的是音频流，对抖动敏感——RT1060的±1µs抖动控制明显优于H7的±5µs。