4、时序故障分类：建立时间违例、保持时间违例、时钟抖动、时钟偏移

时序故障，说白了就是信号没在规定时间内到达该去的地方。我刚开始做单片机项目时，总觉得时序问题很玄学——明明代码逻辑没问题，板子就是跑不稳。后来踩的坑多了，才发现时序故障其实就那几类。

这一章，我把最常见的四种时序故障掰开揉碎了讲。你搞懂了它们的根因，调试时就能一眼看出问题出在哪。

4.1 建立时间违例（Setup Violation）

定义：数据信号在时钟有效沿到来之前，没有提前稳定足够长的时间。

每个触发器都有一个 建立时间（tsu） 要求。比如某款 MCU 的建立时间是 5 ns，那就意味着数据必须在时钟上升沿之前 5 ns 就稳定下来。如果数据来得太晚，触发器就可能采到不确定的值。

核心公式：

tclk + tcq + tcomb ≤ tclk + T - tsu

简化后：tcq + tcomb ≤ T - tsu

其中 T 是时钟周期，tcq 是触发器输出延迟，tcomb 是组合逻辑延迟。

我在项目中遇到过：一次 SPI 接口跑 50 MHz 时总丢数据。查了半天，发现是 FPGA 到 MCU 的走线太长，组合逻辑延迟超标了。把时钟降到 40 MHz，问题就消失了——说白了就是建立时间余量不够。

调试技巧：

  • 降低时钟频率——这是最快的验证方法
  • 检查组合逻辑级数是否过多
  • 用示波器看数据信号是否在时钟沿前稳定

4.2 保持时间违例（Hold Violation）

定义：数据信号在时钟有效沿之后，没有保持足够长的时间。

保持时间（th）要求数据在时钟沿之后不能立刻变化。如果数据变化太快，触发器同样会采到错误值。

核心公式：

tcq + tcomb ≥ th

注意看，这个公式里没有时钟周期 T。也就是说，保持时间违例和时钟频率无关。你降频也没用。

我曾经踩过的坑：一个低功耗项目，用了时钟门控。门控打开瞬间，数据路径延迟太小，导致保持时间违例。板子时好时坏，查了两天才定位到。后来在数据路径上加了两个缓冲器，问题解决。

保持时间违例的典型场景：

  • 时钟树不平衡，导致数据路径延迟远小于时钟路径延迟
  • 使用了过快的触发器（比如某些 FPGA 的快速 I/O）
  • 跨时钟域时，同步器设计不当

4.3 时钟抖动（Clock Jitter）

定义：时钟边沿在时间轴上的随机偏移。

理想时钟的每个周期都是精确的。但实际电路中，PLL 的噪声、电源纹波、温度变化都会让时钟边沿「抖」一下。这个抖动范围就叫 jitter。

抖动分为两类：

类型 描述 典型值
周期抖动 每个时钟周期的实际长度与理想周期的偏差 ±50 ps ~ ±200 ps
长期抖动 多个周期累积后的边沿位置偏差 ±200 ps ~ ±1 ns

你想想看，如果抖动范围是 ±200 ps，而你的建立时间余量只有 100 ps，那系统随时可能出问题。

应对方法：

  • 选用低抖动时钟源（比如温补晶振 TCXO）
  • 在 PLL 输出端加去耦电容
  • 设计时留出足够的时序余量（至少 20% 的抖动预算）

4.4 时钟偏移（Clock Skew）

定义：同一个时钟信号到达不同触发器的时刻差异。

时钟信号从源端到各个触发器，走线长度不同、负载不同，到达时间自然有先后。这个时间差就是 skew。

偏移的影响：

  • 正偏移：时钟先到发送端，后到接收端——有利于建立时间，但恶化保持时间
  • 负偏移：时钟先到接收端，后到发送端——有利于保持时间，但恶化建立时间

经验数据：在普通 4 层 PCB 上，时钟走线每差 1 英寸，skew 大约增加 150~200 ps。高速设计时，这个数字很要命。

我记得有一次：一个 DDR 内存接口跑 200 MHz，总是随机出错。用示波器量时钟到各个 DDR 颗粒的延迟，发现最大 skew 达到了 800 ps。后来把时钟走线做了等长处理，skew 降到 100 ps 以内，问题解决。

4.5 四种故障对比

故障类型 根因 与频率关系 典型修复手段
建立时间违例 数据到达太晚 频率越高越容易发生 降频、减少组合逻辑级数、优化走线
保持时间违例 数据变化太快 与频率无关 增加缓冲器、调整时钟树
时钟抖动 时钟边沿随机偏移 高频时影响更大 低抖动时钟源、去耦、留余量
时钟偏移 时钟到达时间不一致 高频时影响更大 等长走线、时钟树综合

4.6 知识结构图

下面这张图帮你理清四种时序故障的关系和定位思路：

时序故障分类与定位思路 时序故障分类与定位思路 时序故障 建立时间违例 保持时间违例 时钟抖动 时钟偏移 数据到达太晚 tcq + tcomb ≤ T - tsu 降频 / 减少组合逻辑 优化走线 数据变化太快 tcq + tcomb ≥ th 加缓冲器 调整时钟树 时钟边沿随机偏移 周期抖动 / 长期抖动 低抖动时钟源 去耦 / 留余量 时钟到达时间不一致 正偏移 / 负偏移 等长走线 时钟树综合 定位思路：先看频率相关性 → 再测时钟质量 → 最后查走线

4.7 实战定位流程

遇到时序问题，我一般按这个步骤排查：

  1. 降频测试：把时钟降到原来的一半。如果问题消失，大概率是建立时间违例或抖动问题
  2. 升频测试：把时钟升到原来的 1.5 倍。如果问题更严重，也是建立时间问题
  3. 温度测试：加热板子到 70°C。保持时间违例在高温下更容易暴露
  4. 示波器测量：看时钟边沿的抖动幅度，看数据信号是否在时钟沿附近跳变
  5. 走线检查：用 PCB 设计工具看时钟走线长度差

注意：不要一上来就怀疑时序问题。先确认电源纹波是否超标、IO 电平是否匹配。我见过太多人花三天查时序，最后发现是电源滤波电容虚焊了。

嗯，四种时序故障就讲到这里。每种故障的根因不同，修复手段也不同。你只要记住：建立时间看频率，保持时间看延迟，抖动看时钟源，偏移看走线。下次遇到板子跑不稳，按这个思路排查，效率会高很多。

← 上一章 📖 返回目录 下一章 →