3. 硬件设计基础：LoRa射频电路原理图设计要点、天线匹配与阻抗计算、PCB布局与走线规则
做LoRa项目，很多人把精力全砸在软件和协议上，觉得硬件嘛，买个模块焊上去就行。我早年也这么干过，结果呢？通信距离砍半，丢包率飙升，最后查出来是天线匹配没做好。射频电路这东西，差一丁点，性能就天差地别。
这一章，咱们就聊聊LoRa射频硬件设计的三个核心：原理图怎么画、天线匹配怎么算、PCB怎么走线。全是实战经验，不是抄datasheet。
3.1 LoRa射频电路原理图设计要点
先看原理图。LoRa射频部分，说白了就是三块：射频前端、时钟源、电源滤波。我习惯把这三块分开画，调试时好定位问题。
3.1.1 射频前端电路
以SX1278为例，射频前端主要管收发切换和阻抗变换。关键节点就这几个：
- RFI_P / RFI_N：接收差分输入引脚，必须接Balun（平衡-不平衡转换器）转单端。
- PA_BOOST：高功率输出引脚，+20dBm模式必须用这个，别省。
- RFO_LF / RFO_HF：低/高频段输出，通常只用RFO_HF。
我见过有人把PA_BOOST空着，直接用RFO_HF输出，结果功率死活上不去。嗯，这里要注意：+20dBm必须走PA_BOOST路径，这是硬规矩。
关键元件清单（SX1278 433MHz典型电路）
| 元件 | 型号/值 | 作用 |
|---|---|---|
| Balun | BD2425N50100A00 | 差分转单端，阻抗变换 |
| 匹配电感 | 22nH ±2% | PA输出阻抗匹配 |
| 匹配电容 | 8.2pF ±0.25pF | 谐波滤波+阻抗匹配 |
| 隔直电容 | 100pF 0603 | 隔直流，通射频 |
3.1.2 时钟源设计
LoRa对时钟精度很敏感。SX1278内部有RC振荡器，但温漂太大，我从来不用。必须外接晶振。
- 频率：32MHz，精度±10ppm以内。
- 负载电容：根据晶振datasheet算，一般是12pF~18pF。
- 起振电阻：并联1MΩ反馈电阻，保证起振可靠。
我的习惯：晶振底下不走任何信号线，地平面挖空。曾经有个项目，晶振旁边走了I2C线，结果LoRa接收灵敏度掉了3dB，查了两天才发现是时钟被串扰了。
3.1.3 电源滤波
射频电路对电源噪声极其敏感。PA发射时电流能飙到120mA，瞬间压降会拉偏VCO频率。
我的做法是三级滤波：
- 10μF钽电容：储能，应对PA突发电流。
- 100nF陶瓷电容：滤中频噪声，紧贴芯片引脚。
- 10pF陶瓷电容：滤高频噪声，离芯片越近越好。
3.2 天线匹配与阻抗计算
天线匹配是射频设计里最容易翻车的地方。说白了，就是让发射机的输出阻抗（通常是50Ω）和天线的阻抗对上，能量才能最大效率地辐射出去。
3.2.1 阻抗匹配原理
LoRa芯片的PA输出阻抗不是50Ω，一般是十几Ω到几十Ω。需要经过LC网络变换到50Ω。匹配网络通常用π型或L型。
计算公式（L型匹配）：
假设源阻抗 Rs = 15Ω，负载阻抗 RL = 50Ω
Q = sqrt(RL/Rs - 1) = sqrt(50/15 - 1) ≈ 1.53
串联电感 L = Q * Rs / (2πf) = 1.53 * 15 / (2 * 3.14 * 433e6) ≈ 8.4nH
并联电容 C = Q / (2πf * RL) = 1.53 / (2 * 3.14 * 433e6 * 50) ≈ 11.3pF实际中，寄生参数会改变这些值。我一般先用公式算个大概，再用网络分析仪微调。
注意：电感电容的寄生参数在高频下不可忽略。0603封装的电感在433MHz时自谐振频率可能只有1-2GHz，选型时一定要看SRF（自谐振频率）参数，确保SRF > 3倍工作频率。
3.2.2 天线类型选择
| 天线类型 | 增益 | 带宽 | 尺寸 | 适用场景 |
|---|---|---|---|---|
| 弹簧天线 | 0~2dBi | 窄 | 小 | 手持设备、传感器节点 |
| PCB板载天线 | -1~1dBi | 窄 | 中等 | 低成本批量产品 |
| 鞭状天线 | 2~5dBi | 宽 | 大 | 网关、基站 |
| 陶瓷贴片天线 | -2~0dBi | 极窄 | 极小 | 穿戴设备、空间受限场景 |
我个人偏好弹簧天线，性价比高，调试简单。但要注意，弹簧天线对地平面很敏感，周围不能有大面积铜皮。
3.2.3 阻抗测量与调试
没有网络分析仪怎么办？我教你一个土办法：
- 焊一个临时匹配网络，用可调电容电感。
- 接上频谱仪，看发射功率。
- 微调电容电感，直到功率最大。
- 拆下来量实际值，换成固定元件。
这方法虽然不精确，但能把驻波比调到1.5以下，够用了。
3.3 PCB布局与走线规则
射频PCB布局，核心就一句话：让射频信号走最短路径，让地回路干净。
3.3.1 层叠结构
两层板能做LoRa，但四层板更稳。我推荐四层板叠法：
- 顶层：射频信号、元件
- 第二层：完整地平面（严禁分割）
- 第三层：电源、低速信号
- 底层：辅助地、天线区域
3.3.2 射频走线规则
走线不是随便拉的，有几个硬指标：
- 50Ω微带线：线宽根据板厚和介电常数算。FR4、1.6mm板厚、1oz铜，50Ω线宽大约30mil。
- 走线长度：越短越好，超过λ/20（433MHz时约3.5cm）就要考虑阻抗连续性。
- 禁止直角：用45度或圆弧走线，直角会引入寄生电容和辐射。
- 包地：射频线两侧打地孔，间距不超过λ/20。
避坑指南：我曾经在射频线旁边走了一条SPI时钟线，结果LoRa接收时偶尔出现误码。后来把SPI线挪到另一层，中间隔了地平面，问题解决。射频信号线旁边，绝对不要走数字时钟或高速数据线。
3.3.3 天线区域布局
天线区域要“干净”。我的原则：
- 天线底下所有层挖空，不留铜皮。
- 天线周围3mm内不摆元件、不走线。
- 天线馈点处加π型匹配网络预留位置。
3.3.4 接地与过孔
射频电路接地是门学问。我总结了几条：
- 芯片底部的散热焊盘必须接地，打至少9个过孔。
- 每个GND引脚单独打过孔，不要共享。
- 过孔孔径不要太大，0.3mm以内，减少寄生电感。
- 地平面上的过孔间距不超过λ/20。
3.4 知识体系总览
下面这张图把本章的核心逻辑串起来了，建议你保存下来对照着做设计。
3.5 实战检查清单
每次画完LoRa射频板，我都会对照这个清单过一遍：
| 检查项 | 要求 | 常见翻车点 |
|---|---|---|
| PA_BOOST路径 | +20dBm必须用PA_BOOST | 用了RFO_HF输出，功率不足 |
| 匹配网络预留 | 天线馈点处预留π型网络 | 没预留，调试时没法微调 |
| 50Ω阻抗线 | 线宽按计算值，误差±10% | 随便拉线，驻波比超标 |
| 地平面完整性 | 射频区域地平面不分割 | 地平面被走线切断，回路面积大 |
| 天线区域净空 | 天线底下无铜皮，周围3mm无元件 | 天线旁边摆了电感，频偏 |
| 晶振布局 | 紧贴芯片，底下不走线 | 晶振底下走了数字线，时钟被干扰 |
| 电源滤波 | 三级滤波，小电容紧贴引脚 | 只用了一个大电容，高频噪声滤不掉 |