4. STM32+LoRa最小系统搭建：硬件原理图设计、PCB布局布线注意事项、电源树设计（DCDC+LDO）、晶振与时钟配置
好，咱们进入实战环节。这一章聊的是最小系统搭建，说白了就是让STM32和LoRa芯片先能跑起来、能说话。很多朋友一上来就画完整板子，结果要么起振失败，要么通信距离短得可怜。我个人的习惯是：先把最小系统调稳，再往上堆功能。
你想想看，如果电源纹波大得离谱，晶振起不来，那后面的组网优化、信号处理全是空中楼阁。所以这一章，咱们把原理图、PCB、电源树、时钟这四个硬骨头啃下来。
4.1 硬件原理图设计：核心器件选型与连接
先看STM32和LoRa芯片怎么连。我以STM32L4系列 + SX1268为例，这是目前低功耗项目里很常见的组合。
| STM32引脚 | SX1268引脚 | 功能说明 | 注意事项 |
|---|---|---|---|
| PA4 (NSS) | NSS | SPI片选 | 必须由软件控制，不能接地 |
| PA5 (SCK) | SCK | SPI时钟 | 速率建议≤1MHz，走线尽量短 |
| PA6 (MISO) | MISO | SPI数据输出 | LoRa输出，STM32输入 |
| PA7 (MOSI) | MOSI | SPI数据输入 | STM32输出，LoRa输入 |
| PB0 | DIO1 | 中断输出 | 用于TX/RX完成中断，必须接 |
| PB1 | BUSY | 忙状态指示 | 高电平表示芯片忙，需轮询或中断 |
| PC0 | RST | 复位 | 低电平复位，建议加10k上拉 |
除了SPI接口，还有几个关键外围：
- 天线匹配电路：SX1268的RFI/RFO引脚需要π型匹配网络（两个电容一个电感），具体值参考数据手册的参考设计。我建议预留0402封装，调试时方便更换。
- 射频开关：如果做半双工，可以用SX1268内部集成的开关；如果要做双天线分集，需要外挂SPDT开关，比如PE4259。
- 去耦电容：每个电源引脚放一个100nF+10μF，位置尽量靠近引脚。这个细节决定了射频性能的稳定性。
4.2 PCB布局布线注意事项：射频与数字的“和平共处”
PCB设计是LoRa项目里最容易翻车的地方。我记得第一次做LoRa板子，天线匹配网络走线绕了个弯，结果实测灵敏度比数据手册差了5dBm。后来重新布局，把射频部分单独隔开，问题才解决。
核心原则就一条：射频信号和数字信号要物理隔离。具体怎么做？
- 分层设计：四层板是底线。顶层走射频和关键信号，第二层完整地平面，第三层走电源，底层走低速控制线。两层板也能做，但射频性能会打折扣。
- 阻抗控制：天线馈线要做50Ω微带线。用JLC2313叠层的话，线宽约0.3mm（1oz铜厚），参考层距离0.2mm。这个参数不同板厂有差异，建议让PCB厂商帮你算。
- 地孔围栏：在射频走线两侧打一排地孔，间距≤λ/20（433MHz时约3.5cm）。这能有效防止射频信号耦合到数字区。
- 晶振远离射频：STM32的8MHz主晶振和32.768kHz RTC晶振，要放在芯片同一侧，远离天线和射频走线。我见过一个案例，晶振离天线匹配网络只有5mm，结果频谱上全是谐波毛刺。
- 电源走线加宽：DCDC输入输出走线至少1mm宽，LDO输出到LoRa的走线0.5mm以上。大电流路径不要走直角，用45度或圆弧过渡。
4.3 电源树设计：DCDC+LDO的黄金组合
LoRa节点对功耗极其敏感。发射时电流可能冲到120mA，休眠时却要降到1μA以下。单一的LDO效率太低，单一的DCDC纹波又太大。所以我的方案是：DCDC做预降压，LDO做后级稳压。
下面是一个典型的电源树结构：
具体选型建议：
- DCDC：TPS62130或RT8059。前者效率高，后者便宜。注意电感的饱和电流要大于最大负载电流的1.3倍。
- LDO：XC6206P332MR或HT7533。静态功耗只有1~2μA，适合休眠场景。
- 电源切换：如果同时有电池和USB供电，加一个PMOS管做自动切换。我习惯用SI2301，栅极接USB检测脚，简单可靠。
4.4 晶振与时钟配置：精准的“心跳”
LoRa通信对时钟精度要求很高。SX1268的射频频率误差必须小于±10ppm，否则接收端解调会出错。STM32的HSE（高速外部晶振）和LSE（低速外部晶振）都要选对。
先看晶振选型：
| 晶振类型 | 频率 | 精度要求 | 负载电容 | 用途 |
|---|---|---|---|---|
| HSE（主晶振） | 8MHz | ±10ppm | 12pF~20pF | STM32系统时钟、SPI时序 |
| LSE（RTC晶振） | 32.768kHz | ±20ppm | 6pF~12.5pF | 低功耗休眠唤醒、RTC计时 |
| TCXO（LoRa参考） | 32MHz | ±0.5ppm | 内置 | SX1268射频载波生成 |
布局布线时，晶振要靠近MCU，走线长度不超过10mm。我在项目中遇到过一个问题：HSE晶振的两个负载电容离MCU太远，结果起振时间从1ms变成了10ms，导致系统上电初始化超时。后来把电容紧贴晶振放，问题解决。
时钟配置代码（以STM32L4 + HAL库为例）：
// 配置HSE为系统时钟，8MHz -> 80MHz
RCC_OscInitTypeDef OscInit = {0};
OscInit.OscillatorType = RCC_OSCILLATORTYPE_HSE;
OscInit.HSEState = RCC_HSE_ON;
OscInit.PLL.PLLState = RCC_PLL_ON;
OscInit.PLL.PLLSource = RCC_PLLSOURCE_HSE;
OscInit.PLL.PLLM = 1; // 8MHz / 1 = 8MHz
OscInit.PLL.PLLN = 20; // 8MHz * 20 = 160MHz
OscInit.PLL.PLLP = RCC_PLLP_DIV2; // 160MHz / 2 = 80MHz
OscInit.PLL.PLLQ = RCC_PLLQ_DIV2;
HAL_RCC_OscConfig(&OscInit);
// 配置SX1268的TCXO
SX126xSetDio3AsTcxoCtrl(device, SX126X_TCXO_CTRL_1_7V, 500); // 500ms启动延时最后提一下时钟树调试。用示波器测HSE输出脚（MCO引脚配置为HSE输出），看波形是否干净。如果波形上有毛刺或幅度不足，检查负载电容是否匹配。我一般用20pF的NPO电容，温度稳定性好。
嗯，这一章的内容就这些。从原理图到PCB，从电源到时钟，每一步都是环环相扣的。你把这些基础打牢了，后面做组网和信号处理才有底气。