1. 低功耗设计概述：为什么低功耗对嵌入式系统如此重要？

各位工程师朋友，咱们今天聊聊低功耗。说实话，我刚入行那会儿，对功耗这事儿真没太当回事。板子能跑、功能正常，不就完了吗？直到有一次，我负责一个户外监测终端——电池供电，要求续航一年以上。结果样机测试，两个月就没电了。客户电话打过来，那叫一个尴尬。

从那以后，我算是彻底明白了：低功耗不是锦上添花，而是很多嵌入式产品的生命线。

1.1 为什么低功耗如此重要？

你想想看，现在的嵌入式设备都用在哪些地方？智能手表、传感器节点、医疗贴片、门锁、遥控器……这些设备有个共同点：要么电池小，要么根本没法频繁换电池。

我总结了几条核心原因：

• 续航决定产品可用性——用户不会接受一个每天都要充电的智能门锁。
• 散热限制性能——功耗高了，温度就上去了。没有风扇的小盒子，芯片降频是迟早的事。
• 成本压力——电池大了、外壳厚了、散热片加了，BOM成本直线上升。
• 环保与法规——欧美市场对待机功耗有硬性门槛，超标了连认证都过不了。

1.2 功耗的来源：到底是谁在偷电？

要解决问题，先得知道敌人长什么样。芯片的功耗，说白了就三大类：动态功耗、静态功耗、漏电流。咱们一个一个说。

1.2.1 动态功耗

动态功耗是芯片干活时消耗的能量。它又分两部分：

• 开关功耗——晶体管在0和1之间切换时，给负载电容充放电消耗的能量。频率越高、电压越高、负载电容越大，这部分功耗就越大。
• 短路功耗——信号翻转的瞬间，PMOS和NMOS同时导通，形成从电源到地的短暂通路。虽然时间短，但频率高了，累积起来也不容忽视。

动态功耗的公式很简单：P_dynamic = C × V² × f。你看，电压是平方项，所以降压是降动态功耗最狠的手段。我在项目中做过对比：同一颗MCU，3.3V下跑48MHz，动态功耗大约12mW；降到1.8V，同样频率，功耗直接掉到4mW以下。

1.2.2 静态功耗

静态功耗是芯片“闲着”的时候也在消耗的能量。它主要来自晶体管的关断漏电流。工艺越先进（比如28nm、16nm），静态功耗占比越高。

我举个例子：一颗老款的0.18μm MCU，休眠时漏电流可能只有几微安。但换成40nm的芯片，同样休眠模式，漏电流可能飙到几十甚至上百微安。为什么？因为栅氧化层太薄了，电子会“钻”过去。

工艺节点	典型静态漏电流（休眠模式）	静态功耗占比（典型应用）
0.18μm	1~5 μA	< 5%
90nm	10~50 μA	10%~20%
40nm	50~200 μA	30%~50%
28nm 及以下	200 μA ~ 数 mA	> 50%

看到没？先进工艺虽然性能好、动态功耗低，但静态功耗成了大麻烦。所以低功耗设计不能只盯着动态功耗，静态功耗往往是休眠模式下的“隐形杀手”。

1.2.3 漏电流

漏电流其实包含在静态功耗里，但值得单独拎出来说。它主要有几种：

• 亚阈值漏电流——晶体管关不严，源漏之间仍有微弱电流。温度每升高10°C，亚阈值漏电流大约翻一倍。
• 栅极漏电流——栅氧化层太薄，电子直接隧穿过去。工艺越先进越严重。
• 栅极感应漏电流——漏极电压通过栅极感应，在源端形成漏电。
• PN结漏电流——源/漏与衬底之间的反偏PN结漏电。

1.3 功耗来源全景图

下面这张图，把功耗的来源和关系梳理清楚了。建议你保存下来，做低功耗设计时对照着看。

1.4 低功耗设计的核心思路

知道了功耗从哪来，设计思路就清晰了。我个人的经验，可以归纳成四个层次：

1. 系统级——选对芯片、选对架构。别用Cortex-M4去做一个遥控器，M0+就够了。
2. 电路级——电源门控、电压调节、时钟门控。该关的关，该降的降。
3. 软件级——休眠与唤醒策略、任务调度、外设管理。软件做得好，功耗能降一半。
4. 工艺级——选低漏电流工艺库、多阈值单元。这个一般是芯片设计阶段的事，但系统工程师也要懂。