1. 时钟树全景概览：STM32的“心跳”从哪来？
做嵌入式开发，尤其是低功耗项目，第一关就是搞懂时钟。我见过不少新手，上来就复制CubeMX的默认配置，结果产品一跑起来，功耗下不去，或者外设莫名其妙不工作。说白了，时钟树就是MCU的“心跳”。心跳乱了，整个系统都得崩。
这一章，咱们先把STM32的时钟源和系统时钟架构理清楚。你想想看，只有知道每个时钟从哪来、能到哪去，后面做低功耗切换和故障定位才有底气。
1.1 五大时钟源：你总得选一个“起搏器”
STM32内部有5个时钟源，分两类：高速和低速。高速的给CPU、内存、高速外设用；低速的给RTC、看门狗这类“睡着了还得干活”的模块用。
| 时钟源 | 全称 | 典型频率 | 特点 | 我常用的场景 |
|---|---|---|---|---|
| HSI | 高速内部振荡器 | 8 MHz / 16 MHz | 上电即用，精度一般（±1%） | 快速启动、临时时钟源 |
| HSE | 高速外部晶振 | 4~26 MHz | 精度高（±50 ppm），需外部电路 | 主系统时钟、PLL输入 |
| LSI | 低速内部振荡器 | 32 kHz / 40 kHz | 精度差（±5%），省电 | 独立看门狗、RTC备用 |
| LSE | 低速外部晶振 | 32.768 kHz | 精度极高，专为RTC设计 | RTC日历、低功耗定时 |
| PLL | 锁相环倍频器 | 最高可达216 MHz | 由HSI/HSE倍频得到 | 跑满主频、高性能运算 |
1.2 系统时钟架构：SYSCLK是怎么“跑”起来的？
搞清楚了时钟源，接下来看它们怎么汇入系统。STM32的时钟树核心就是SYSCLK（系统时钟）。它决定了CPU跑多快，也决定了AHB、APB总线能跑多快。
流程其实不复杂：
- 选择一个时钟源（HSI、HSE或PLL）作为SYSCLK的输入。
- SYSCLK经过AHB预分频器，得到HCLK（给CPU、内存、DMA用）。
- HCLK再分频给APB1（低速外设：USART、I2C、SPI、TIM）和APB2（高速外设：GPIO、ADC、高级定时器）。
这里有个坑：APB1最高只能到36 MHz（F1系列）或45 MHz（F4系列），APB2可以跑到72 MHz或90 MHz。我曾经有个项目，把USART挂在APB1上，结果分频没设好，USART时钟超了上限，通信一直丢包。查了两天才发现是时钟树配错了。
1.3 时钟树结构图：一图看懂所有路径
下面这张图，是我自己画的一个简化版时钟树。它把时钟源、PLL、系统时钟、总线桥的关系串起来了。你盯着看两分钟，整个脉络就清楚了。
1.4 总线桥时钟分配：别让外设“饿着”或“撑着”
SYSCLK确定后，AHB和APB的分频系数决定了每个外设能拿到多少时钟。我习惯用一句话记：SYSCLK → AHB分频 → HCLK → APB1/APB2分频 → 外设时钟。
举个例子，F4系列跑168 MHz：
- AHB预分频设为1，HCLK = 168 MHz。
- APB1预分频设为4，APB1时钟 = 42 MHz（上限45 MHz，安全）。
- APB2预分频设为2，APB2时钟 = 84 MHz（上限90 MHz，安全）。
1.5 实战中我踩过的坑
最后分享一个真实案例。有一次我做一款电池供电的传感器，要求待机电流低于10 µA。我用了LSE给RTC，LSI给看门狗，系统时钟切到HSI 8 MHz。结果一测，待机电流15 µA。
查了半天，发现是HSI没关。虽然SYSCLK切到了HSI，但PLL还在使能状态，一直在耗电。嗯，这里要注意：切换时钟源后，一定要把不用的时钟源和PLL关掉。否则你以为省电了，其实MCU还在偷偷吃电流。