ARM Cortex-M4 内核架构概览：处理器模式与特权级别
好，咱们进入第二章。说实话，Cortex-M4 的内核架构是理解整个 STM32 开发的基石。你想想看，如果不搞清楚处理器怎么切换模式、怎么管理堆栈，那写出来的代码很可能在某个深夜突然崩溃，而你却完全摸不着头脑。我刚开始用 M4 的时候，就因为在中断服务函数里不小心改了 MSP，导致系统跑飞，查了整整两天。
这一章，咱们把 Cortex-M4 的“五脏六腑”拆开来看。核心就四个东西：处理器模式与特权级别、寄存器组、堆栈指针、异常与中断向量表。搞懂这些，你才算真正入了 M4 的门。
核心要点：Cortex-M4 内核采用哈佛架构（指令总线与数据总线分离），支持 Thumb-2 指令集，具备硬件除法与单精度浮点单元（FPU）。这些特性决定了它的实时响应能力和运算效率。
处理器模式与特权级别
Cortex-M4 只有两种处理器模式：线程模式（Thread Mode）和处理模式（Handler Mode）。别被名字吓到，其实很简单——线程模式就是跑普通代码的时候，处理模式就是进中断或者异常的时候。
特权级别这块，我当年也绕了一阵子。M4 支持两个特权等级：特权级（Privileged）和非特权级（Unprivileged）。说白了，特权级能访问所有资源，非特权级有些寄存器不能碰，有些指令不能执行。
| 模式 | 使用场景 | 特权级别 | 典型用途 |
|---|---|---|---|
| 线程模式 | 主程序运行 | 特权级 或 非特权级 | 应用程序代码、RTOS 任务 |
| 处理模式 | 异常/中断服务 | 始终为特权级 | 中断处理、系统异常响应 |
我的经验：在 RTOS 中，通常把任务放在非特权级的线程模式运行，内核和中断留在特权级。这样即使某个任务写崩了，也破坏不了系统核心数据结构。我曾经在一个产品里用这种隔离方式，硬生生把一次内存越界事故限制在单个任务内，系统只重启了那个任务，整机没掉线。
寄存器组
寄存器是 CPU 的“工作台面”。Cortex-M4 的寄存器组分为两大部分：通用寄存器和特殊寄存器。
通用寄存器（R0-R12）
R0-R12 是 32 位的通用寄存器，用来存数据、地址、中间结果。其中 R0-R7 是低组寄存器，所有 Thumb 指令都能访问；R8-R12 是高组寄存器，部分指令受限。我写汇编的时候，习惯把频繁使用的局部变量放在 R4-R7 里，因为它们在函数调用时会被自动保存。
特殊寄存器
这些才是 M4 的“灵魂”所在：
- R13（SP）：堆栈指针，分 MSP 和 PSP，下面细说。
- R14（LR）：链接寄存器，保存函数返回地址。中断时还会被用作 EXC_RETURN。
- R15（PC）：程序计数器，指向当前执行的指令地址。
- xPSR：程序状态寄存器，包含三个子域——应用 PSR（APSR）、中断 PSR（IPSR）、执行 PSR（EPSR）。
- PRIMASK / FAULTMASK / BASEPRI：中断屏蔽寄存器，用来控制异常响应。
- CONTROL：控制寄存器，决定使用哪个堆栈指针、是否处于非特权级。
| 寄存器 | 别名 | 功能简述 |
|---|---|---|
| R0-R12 | 通用寄存器 | 数据运算、地址存储 |
| R13 | SP（MSP/PSP） | 堆栈指针 |
| R14 | LR | 链接寄存器 / 异常返回 |
| R15 | PC | 程序计数器 |
| xPSR | 程序状态字 | 条件标志、中断号、执行状态 |
| CONTROL | 控制寄存器 | 堆栈选择、特权级别 |
注意：修改 CONTROL 寄存器时，必须处于特权级且不能在处理模式中操作。我曾经在中断服务函数里试图切换 PSP，结果直接触发用法 fault——这个坑我替你们踩过了。
堆栈指针（MSP / PSP）与堆栈操作
Cortex-M4 有两个堆栈指针：主堆栈指针（MSP）和进程堆栈指针（PSP）。复位后默认使用 MSP，所有异常处理也强制使用 MSP。PSP 通常留给 RTOS 的任务使用。
为什么搞两个堆栈？你想想看，如果任务和中断共用一个堆栈，任务栈溢出就可能把中断的返回地址给覆盖了——那画面太美我不敢看。分开之后，中断的堆栈（MSP）是独立的，任务随便折腾也不影响系统响应。
; 汇编示例：切换堆栈指针
; 当前使用 MSP，切换到 PSP
MRS R0, CONTROL ; 读取 CONTROL 寄存器
ORR R0, R0, #2 ; 设置 SPSEL 位为 1
MSR CONTROL, R0 ; 写入 CONTROL 寄存器
ISB ; 指令同步屏障，确保生效我的习惯：在裸机开发中，我全程用 MSP，省心。一旦上了 FreeRTOS，每个任务都有自己的栈，PSP 就派上用场了。任务切换时，硬件自动压栈 R0-R3、R12、LR、PC、xPSR，出栈时自动恢复——这就是 M4 的“硬件栈帧”，比软件模拟快得多。
异常与中断向量表
异常和中断是 M4 的“紧急响应系统”。异常包括复位、NMI、硬 fault、SVC、PendSV、SysTick 等系统级事件；中断则来自外设（定时器、UART、GPIO 等）。
向量表是异常/中断处理程序的入口地址表，固定在地址 0x00000000（或通过 VTOR 寄存器重映射）。表的前 16 项是系统异常，从第 16 项开始是外部中断。
| 向量位置 | 异常类型 | 优先级 | 说明 |
|---|---|---|---|
| 0x0000 | 栈顶地址 | - | MSP 初始值 |
| 0x0004 | Reset | -3（最高） | 复位入口 |
| 0x0008 | NMI | -2 | 不可屏蔽中断 |
| 0x000C | HardFault | -1 | 硬 fault，兜底异常 |
| 0x0010 - 0x003C | 其他系统异常 | 可配置 | MemManage、BusFault、UsageFault、SVC、PendSV、SysTick |
| 0x0040 起 | 外部中断 | 可配置 | IRQ0 ~ IRQ239 |
// 向量表定义示例（C 语言，使用 __attribute__）
__attribute__((section(".isr_vector")))
void (* const g_pfnVectors[])(void) = {
(void *)&_estack, // 0x0000: 栈顶地址
Reset_Handler, // 0x0004: 复位
NMI_Handler, // 0x0008: NMI
HardFault_Handler, // 0x000C: HardFault
MemManage_Handler, // 0x0010: MemManage
BusFault_Handler, // 0x0014: BusFault
UsageFault_Handler, // 0x0018: UsageFault
// ... 其他异常和中断
};避坑指南：我曾经在移植代码时，忘了把向量表重映射到 SRAM，结果使能了某个中断后，CPU 跳到一个随机地址——直接 HardFault。记住：如果代码在 SRAM 里跑（比如从 bootloader 跳转），必须用 VTOR 寄存器把向量表基址改到 SRAM 的起始地址。
异常处理有个关键机制——咬尾中断（Tail-Chaining）和晚到中断（Late-Arriving）。简单说，如果两个中断连续触发，M4 不会傻傻地出栈再进栈，而是直接跳转，省下 12 个时钟周期。这个特性在高速通信场景下特别有用，我做过一个项目，CAN 总线每秒几千帧中断，全靠咬尾中断撑住了吞吐量。
嗯，这一章的内容就到这。寄存器、堆栈、向量表——这三样东西你心里有数了，后面学外设驱动、RTOS 移植就会顺很多。记住：内核架构是“道”，外设驱动是“术”。道通了，术自然就活了。